論 <u>र</u>

高密度ダイナミック光再構成型ゲートアレー VLSI

実^{†a)} 小林 史典 渡邊

A High-Density Dynamic Optically Reconfigurable Gate Array VLSI

Minoru WATANABE $^{\dagger a)}$ and Fuminori KOBAYASHI †

あらまし 近年,光による広いバンド幅を利用することで電気配線では実現できない高速な書込みと,光メモ リにより大容量のコンテクストが実現可能なプログラマブル・ゲートアレー,光再構成型ゲートアレーの研究が 進められている.しかし,これまでの光再構成型ゲートアレーでは,回路情報が静的なメモリ上に記憶されてお り、このメモリの実装部がゲートアレー部を圧迫し、光再構成型ゲートアレーの高密度化を妨げていた.そこで、 回路情報を保持する静的なメモリを全廃し、受光に用いるフォトダイオードの接合容量をメモリとしても使用す る新しいダイナミック光再構成型ゲートアレーが提案された.本論文では,まず,0.35 µm-3 層メタルのプロセ スを使用したダイナミック光再構成型ゲートアレー試作チップの評価結果を示す.そして,同じプロセスを使用 することで,14.2 mm 角チップに 26,350 ゲート規模の光再構成型ゲートアレーが実現可能であることを示すと 同時に、この基本デザインを用いて従来の静的メモリ機能をもつ光再構成型ゲートアレーと比較した実装密度の 改善率を明らかにする.

キーワード FPGA, ASIC, ORGA, 光再構成, 再構成型コンピュータ

1. まえがき

1.1 FPGA の問題点

昨今の VLSI 技術は Gordon Moore 博士の経験則 「半導体の集積密度は18~24カ月で倍増する」に従っ て急激に成長してきた.この VLSI 技術の飛躍的な 進歩を受けて,プログラム可能な FPGA (Field Programmable Gate Array)の高密度化も劇的に進み, 初期のプロトタイプ的な用途から少量多品種の生産品 にまで使用されるようになってきた[1].

しかしながら, FPGA には, そのプログラム可能 な構造, つまり汎用化された LUT (Look Up Table) 構造,スイッチングマトリックス構造から,同プロ セス,同チップサイズのASIC (Application-Specific Integrated Circuit)と比較して動作周波数が低く,か つ,実装できるゲート規模が小さいという問題点が あった.この問題点は、これまで FPGA に回路を実 装する場合,ASIC等と同じように大規模な回路をそ

†九州工業大学情報工学部,飯塚市

a) E-mail: watanabe@ces.kyutech.ac.jp

のまま静的に実装する手法が取られてきたことに起因 する.

このプログラマブルデバイスの欠点は、動的再構成 を積極的に利用して回路をコンパクトに実装すること で改善できる.例えばマイクロプロセッサの実装を例 にとると、クロックごとに再構成ができるのであれば、 単一の命令をもつ ALU (Arithmetic Logic Unit)を 実装する等、その瞬間に特化した回路を実装すること が可能になる.回路はコンパクトにできればできるほ ど,負荷容量,配線抵抗等の増加を抑えることができ, 動作周波数の面で有利に働くことは広く知られている. FPGA では高速再構成が不可能であったが,これが可 能になれば,回路規模を劇的に削減し,コンパクトに 高速に回路を実装することが可能になる.加えて余っ た実装エリアに他の機能を並列実装することで, 並列 性による性能向上も期待できる.つまり,プログラマ ブルデバイスの性能向上は,そのプログラマビリティ の積極的な活用にある.

1.2 動的再構成デバイス

最近では,そのプログラム可能な性質をより積極的 に利用することで,性能,ゲート規模の問題を解決しよ うとする動的再構成デバイス, DAP/DNA チップ[2], DRP チップ [3] や, マルチコンテクスト FPGA [4] の

Faculty of Computer Science and Systems Engineering, Kyushu Institute of Technology, 680-4 Kawazu, Iizuka-shi, 820-8502 Japan

研究開発が進められている.FPGA では一つの回路情 報のみを記憶する SRAM が実装されていたのに対し, これらのデバイスでは,複数の回路情報を記憶するた めの複数のバンクをもつメモリが分散実装されており, このバンクが切り換えられることでALU やゲートア レーの高速な再構成が実現されている.しかし,これ らデバイスでは高速再構成は実現できるものの,チッ プサイズの制限からコンテクスト数が4~16パターン 程度に制限されている.このように,VLSI 技術単体 では,高速再構成と大容量のコンテクストの両立は困 難である.

1.3 従来の光再構成型ゲートアレー

近年では、光による広いバンド幅を利用することで 高速な書込みを実現したプログラマブルデバイス,光再 構成型デバイスの研究が進められている[6]~[12].光 再構成型デバイスの研究は,光再構成型ゲートアレー の将来性について論じた論文 [5] から始まり,メモリと ゲートアレー, PLD (Programmable Logic Device), プロセッサ間を光バスで接続する第1世代の光再構成 型デバイスの研究[6] へと続いた.しかし,光バス方 式では,メモリデータを1度光信号に変換し,そして, 光信号から電気データに変換する、二つの変換が必要 になる.フォトダイオードが VLSI 内に分散実装でき る反面, VCSEL (Vertical Cavity Surface Emitting Laser)とメモリ機能は1チップ内に混在実装するこ とが難しい.この VCSEL とメモリ間の電気的なバ スがボトルネックとなり,光の並列性が生かしきれて いなかった.その一方,第2世代の光プログラマブ ルゲートアレー (OPGA : Optically Programmable Gate Array)[7], [8] では, メモリ部に光メモリである ホログラムメモリを採用し,先のメモリデータから 光信号への変換をなくし,ホログラムメモリのアド レッシングにのみ VCSEL を使用する新しいアーキテ クチャーを採用した.この結果,ホログラムメモリと VLSI 間での光バスのビット数に制限がなくなり,光 配線の利点を最大限に利用することができるように なった.かつ,ホログラムメモリの大容量性を用いる ことで,大容量のコンテクストも確保できる.ダイナ ミック光再構成型ゲートアレーもこの第2世代の光再 構成アーキテクチャーを用いている.

1.4 光再構成型ゲートアレー VLSI 部の問題点

これまでに提案された光再構成型ゲートアレーでは, 動作中の回路情報は VLSI 内部の静的なメモリ上に記 憶されており,そして,このメモリの実装部がゲート アレー部を圧迫し,光再構成型ゲートアレーの高密度 化を妨げていた.しかし,先に述べた動的再構成を利 用した高速・並列実装を行う場合,長期にわたって同 じ回路が静的に実装され続けるケースは逆に少なくな ることから,VLSI内部には静的なメモリ機能は必ず しも必須ではなく,ある一定時間,回路情報が保持で きるだけでも十分にその目的を達することができる. そこで,回路情報を保持する静的なメモリを全廃し, 受光に用いるフォトダイオードの接合容量をメモリと しても使用する新しいダイナミック光再構成型ゲート アレーが提案された[11],[12].

本論文では,まず,0.35 µm-3 層メタルのプロセス を使用したダイナミック光再構成型ゲートアレー試作 チップの評価結果を示す.そして,同じプロセスを使 用することで,14.2 mm 角チップに 26,350 ゲート規 模の光再構成型ゲートアレーが実現可能であることを 示すと同時に,この基本デザインを用いて従来の静的 メモリ機能をもつ光再構成型ゲートアレーと比較した 実装密度の改善率を明らかにする.

2. ダイナミック光再構成型ゲートアレー

2.1 光再構成型ゲートアレーの概要

光再構成型ゲートアレーは,図1に示すように, VCSEL,ホログラムメモリ,ゲートアレー VLSIから構成される.VLSI上部に実装されたホログラムメ モリ内に回路情報であるコンテクストが多重的に記憶 され,VCSELアレーはその読み出しのアドレッシン グに使用される.一つ,若しくは複数のVCSELの照 射により読み出されたホログラムメモリのコンテクス トは,二次元的にVLSI部に照射される.この二次元 の光によるコンテクスト情報は,ゲートアレーVLSI 部の二次元的に実装されたPD(Photodiode)により



Fig. 1 Overview of an optically reconfigurable gate array .

並列的に受光され,数百メガヘルツにも達する高速な 再構成を可能にする.

2.2 受光部のレイアウト

光再構成型ゲートアレー VLSI 部はゲートアレー 部,メモリ,受光部から構成される.初期の光再構成 型ゲートアレー [7],[8] では,受光部が集中的にレイア ウトされる集中レイアウト手法がとられており,受光 部とゲートアレーメモリ間がシリアル的に結合されて いた.このことから再構成速度が16~20µ秒と遅く, クロックごとの動的な再構成が難しかった.そこで, 我々は受光部とゲートアレー部の各プログラム要素間 を最短で配線する分散レイアウト方式を採用した.こ の方式では,受光部とゲートアレー部が完全に並列に 接続できることから,フォトダイオードの受光時間に ほぼ一致する数ナノ秒という高速な再構成が可能であ る.本論文で述べるダイナミック光再構成型ゲートア レーも,この分散レイアウト方式を用いている.

2.3 従来のスタティック光再構成回路

これまでの光再構成型ゲートアレーでは、FPGA に 受光部を加えた構成をとっており、回路情報を VLSI 上に保持できるように設計されてきた.図2には、例 として、一つの4入力-1出力LUT(Look-Up Table) 構造を示している.図中のP1~P16は4入力LUT の16状態の各値を決定する入力であり、光再構成回 路に個別に接続される.光再構成回路は受光の働き をするフォトダイオード、リフレッシュトランジスタ、 バッファ類と、フリップフロップ、ラッチ、メモリ等 のメモリ素子から構成される.フォトダイオードで受 光された情報はメモリ素子に格納された後、ゲートア レー部に供給される.このように、光により与えられ



図 2 回路情報を保持するコンセプト

Fig. 2 Concept to keep the configuration of a programmable gate array .

た情報は,VLSI内部に一時的に蓄えられるので,光 を常時照射し続ける必要はなく,またゲートアレーの 回路は電源が切られるまでその状態が保たれる.これ は,光再構成型ゲートアレーにおいても,従来のIC, LSI,FPGAと同様,回路が静的に保たれるという思 想を踏襲してきたことを示している.しかし,その結 果,これまでに提案されてきた光再構成回路の受光部 とその情報を保持するメモリ部の面積は全チップ面積 の2/3にも達しており,それらメモリの実装エリアが 光再構成型ゲートアレーの高密度化を妨げてきた.

2.4 ダイナミック光再構成回路

光再構成型ゲートアレーでは、クロックレベルでの 高速再構成が可能になるので,光メモリ内の回路情 報はいつでも非常に少ないオーバヘッドで瞬間的に VLSI 部に書き込むことが可能である.よって,たと え, VLSI 内部に静的なメモリ機能がなく, 回路情報 を短時間しか蓄えることができなかったとしても、必 要に応じて再度書込みを行えばよい.更に,光再構成 型ゲートアレーでは,クロックごとに動的に再構成す ることで演算能力を高める運用が想定されており,こ の動的な再構成は,この再度の書込みさえも不要にす る.加えて,従来の VLSI にあった静的な機能は,回 路が静的になくとも,演算結果,つまり,VLSI外部 への出力が静的に保たれれば十分実現できる.この新 しいコンセプトを図3に示す.タイミング図に示すよ うに,動的に再構成を行う際に,演算結果を再構成タ イミングと同期させて、フリップフロップ内に蓄える ことで,これまでの VLSI と同様,演算結果を静的に VLSI 外部に取り出すことができる.回路情報の静的 な長期記憶はゲートアレーの I/O 部等, ごく一部に限 られる.このように,光再構成型ゲートアレーでは, 回路情報を蓄える静的なメモリ機能は余剰であると考 えることができる.ダイナミック光再構成型ゲートア レーでは,フォトダイオードの接合容量を回路情報を 蓄えるメモリとしても利用している.この結果,回路 情報を保持するスタティックメモリは全廃することが でき,これまでとは次元の異なる高密度な光再構成型 ゲートアレーが実現できる.

もちろん,ダイナミック手法にも欠点がある.それ は,長期にわたって回路を実装し続ける場合,リフレッ シュ操作が必要になることと,フォトダイオードの接 合容量そのものをメモリとして使用することから,光 照射を行うビット以外のバックグラウンド光を極力抑 える必要があることである.つまり,コントラスト比



図 3 演算結果を保持するコンセプトと再構成タイミン グ図

の良い光メモリが必須である.しかし,本方式で用い るホログラムメモリでは,回折光のコントラスト比が 高くできず,ある一定のバックグラウンド光を許容す る必要がある.しかしながら,それでも,後の実験結 果でも示すように,実用上問題のないミリ秒の保持時 間が確保でき,本質的な問題とはなり得ないことが確 認できている.

ダイナミック光再構成型ゲートアレー 試作チップ

0.35 µm 3-Metal プロセスを用いてダイナミック光 再構成型ゲートアレーのチップ試作を行った.設計は VHDL 言語を用いてスタンダードセルベースで行い, 論理合成ツールに Synopsys 社の Design Compiler, 配置配線ツールに Synopsys 社の Apollo を使用した. PD や再構成回路等の一部のセルのみカスタム設計と した.配線はメタル 2 層分で行い,第 3 層目は光の シールドに使用している.実装したゲートアレーの プロック図を図 4 に,その仕様を表 1 に示す.実装 したゲートアレーの仕様は,論理プロックが 4 個,ス イッチングマトリックスが 5 個,I/O プロックが 4 個 である.今度の設計では,光回路と VLSI 部との位 置決めを容易にするため,PD のサイズを 20.1 µm × 18.9 µm, PD の実装間隔を 99 µm として実装を行っ



- 図 4 ダイナミック光再構成型ゲートアレーのゲートア レー構造
- Fig. 4 Block diagram of gate array of a dynamic optically reconfigurable gate array.

表 1 ダイナミック光再構成型ゲートアレーの仕様

Table 1 Specification of an dynamic optically reconfigurable gate array.

Technology	$0.35\mu\mathrm{m}$ double-poly	
	triple-metal CMOS process	
Chip size	$4.9 \times 4.9 [\mathrm{mm}]$	
Supply Voltage	Core 3.3 V , I/O 3.3 V	
Photodiode size	$20.1 \times 18.9 [\mu m]$	
Distance between		
Photodiodes	$h. = 99$ $v. = 99 [\mu m]$	
Number of	605	
Photodiodes		
Number of	4	
Logic Blocks		
Number of	5	
Switching Matrices		
Number of	16	
I/O bits		

た.このダイナミック光再構成型ゲートアレーの CAD レイアウト図を図 5 に,同チップ写真を図 6 に示す. CAD レイアウト内では,論理ブロックを CLB1,2, 3,4,スイッチングマトリックスを SM1,2,3,4,5, I/O ブロックを IOB1,2,3,4,8ブロックの再構成 指示ビットを含むコンフィギュレーションブロックを CONF で示している.

以下に実装した論理ブロック,スイッチングマトリックス,I/O ブロックの詳細な構造を示す.基本的な回

Fig. 3 Concept to keep the calculation results generated from a programmable gate array and timing diagram of optical reconfiguration.



- 図 5 ダイナミック光再構成型ゲートアレーの CAD レイ アウト
- Fig. 5 Layout of dynamic optically reconfigurable gate array.



図 6 ダイナミック光再構成型ゲートアレーのチップ写真 Fig. 6 Chip photograph of dynamic optically reconfigurable gate array.

路構造は既存の FPGA と同様である.

3.1 論理ブロック構造

論理ブロックのブロック図を図7に示す.図に示す ように配線領域とは22本の入力と8本の出力とで接 続される.論理ブロックには4入力1出力のLUTが 一つあり,その各々の状態は16個の光再構成ビットに よって決定される.そのLUTの4本の入力は四つの マルチプレクサを介して配線領域と結合される.これ らのマルチプレクサには,論理0,論理1,そして5本 の配線領域からの入力があり,3個の光再構成ビットに よってその状態が決定される.このLUTに対する論 理0と論理1の入力は,これまでのFPGAやOPGA にはない,光によるLUTの状態決定を可能にする目 的で追加されている.この結果,LUTの状態は,光



図 7 論理**ブロックの構造** Fig.7 Block diagram of a logic block.

によっても,電気信号によっても,また両方によって も決定でき,多様な用途に対応することが可能になる.

LUT からの出力は D-FF(Delay-Flip-Flop)に直 結され,その後段にあるマルチプレクサによって,D-FFの出力,同 D-FFの反転出力,LUTの出力が,2 個の光再構成ビットによってどれを出力するかを選択 される.配線領域への接続はスリーステートバッファ を介して行われ,それぞれ1ビットの光再構成ビット によって接続,非接続が決定される.また,D-FFの リセットは,光からも電気回路からも初期化できるよ うにマルチプレクサを介して接続され,論理0,論理 1,配線領域からの2ビットの入力が2個の光再構成 ビットによって選択できる.電源起動時には,このマ ルチプレクサの出力が0となることで,D-FFが強制 的にリセットされる.

論理ブロック 1 個は, プログラム要素に相当する 40 個の PD と, そのブロックを再構成するかどうかを 決定する PD の合計 41 個の PD によって再構成され る.ただし,このブロック再構成指示用 PD は論理ブ ロックではなく,コンフィギュレーションブロックに まとめて実装されている.論理ブロックのセルサイズ は 695 μ m × 695 μ m となる.

3.2 スイッチングマトリックス構造

スイッチングマトリックスのブロック図を図 8 に示 す.これは図 8 に示すように垂直・水平の 4 方向にあ る配線領域の交差点に置かれ,配線領域内の 8 本の配 線同士を結合する役割をもつ.一つのスイッチングマ



図 8 スイッチングマトリックス構造 Fig. 8 Block diagram of a switching matrix.



国 9 1/0 7日970構造 Fig. 9 Block diagram of an I/O block.

トリックスには 8 個の 4 方向スイッチが用いられ,その各スイッチは,既存の FPGA と同様に,6 個のトランスミッションゲートによって構成される.セルサイズは $695\,\mu m \times 695\,\mu m$ である.

3.3 I/O ブロック構造

I/O ブロックは,四つの外部からの入出力と配線領 域内の8本の配線とを結合する役割をもつ.これは 図4に示すようにスイッチングマトリックスの4端に 接続される.このブロック図を図9に示す.I/O ブロッ クには再構成時の間断を防ぐ目的のフリップフロップ が含まれる.パッドに対する出力はマルチプレクサに よって配線チャネル内の2本の配線,論理0,そして 論理1の中から選択される.またスリーステートバッ ファのイネーブル信号も同様にマルチプレクサによっ て,配線チャネル内からの配線の正論理,負論理,論 理0,論理1の四つの状態の中から選択される.電源 起動時,イネーブル信号には論理0が出力され,すべ ての PAD はハイインピーダンスとなる.内部の配線 とは,スリーステートバッファを介して接続される.

多くの既存のアプリケーションにおいて, I/O ブ ロックは外部との接続を静的に担う場合が多く,光再 構成型ゲートアレーにおいても動的に再構成される可 能性は低いものと考えられる.そして実装されるセル の個数が論理ブロックやスイッチングマトリックスと 比較して少ないことから, I/O ブロックのセル面積が ゲートアレー全体に与える影響は小さい.以上の二つ の理由から、ダイナミック光再構成型ゲートアレーに おいても, I/O ブロックのみには静的なメモリ機能を もつ光再構成回路を接続しておくことが望ましい.た だ,本試作チップでは,ダイナミック光再構成型ゲー トアレーの特性を評価しやすいように I/O ブロックに までダイナミックな光再構成手法を適用し,また出力 用フリップフロップは含めていない.後の26,350ゲー ト規模の実装時には,本仕様における I/O ブロックが 適用されている.I/O ブロックのセルサイズは695 μm $\times 695 \,\mu \mathrm{m} \, \mathrm{c} \, \mathrm{s} \, \mathrm{s} \, \mathrm{s}$.

3.4 評価結果

HSPICE シミュレーションと評価光学系を用いて 試作チップを評価した.評価光学系は液晶パネルと 20 mW-633 nm-He-Ne レーザから構成され,任意の パターンの書込みが可能である.この評価光学系を用 いて,フォトダイオードの応答時間と保持時間を測定 した.結果,フォトダイオードの応答時間は4ns以 下,レーザを消灯した場合での回路情報の保持時間が 93 ms 以上であることが確認された.HSPICEのシ ミュレーションの結果からは,1nsのパルス幅のリフ レッシュ信号が許容可能であること確認できたことか ら,チップ内にパルスジェネレータを実装することで, 5 ns での再構成が可能となること確認ができた.

ただし,実際の運用においては,ホログラムメモリ と組み合わされて用いられることから,液晶を用いる 場合と比較して,更にコントラストが悪くなることを 考慮する必要がある.1µmの分解能の二次元のホロ グラム,波長が633nmのレーザを使用した場合のシ ミュレーション結果から,ホログラムメモリのバック グラウンドノイズはONに相当するビットの光量の 50%にも達することが分かっている.このバックグラ ウンド光を考慮すれば,コンテクストを書込み中に, コンテクストの保持に使用される電荷の50%近くが 失われることになる.しかし,残りの電荷においても



図 10 論理**ブロックの** CAD **レイアウト**図 Fig. 10 CAD layout of a logic block.



図 11 スイッチングマトリックスの CAD レイアウト図 Fig. 11 CAD layout of a switching matrix.

46 ms 以上の保持時間が確保できることから,応用上 問題ないことが確認できる.よって,動的再構成に必 須であるクロックレベルの再構成速度を達成し,かつ, 実用上問題ない DRAM レベルの保持時間が達成でき たといえる.今後,PD が小さくなるにつれ,接合容 量も小さくなることが予測されるが,2µm 角程度の フォトダイオードのサイズになってもミリ秒近い保持 時間が確保できると見積もれることから,ダイナミッ ク光再構成型ゲートアレーの有効性を確認することが できた.

3.5 26,350 ゲート規模 VLSI 実装

先の試作チップでは, PD のサイズと間隔を大きく とり, PD の個数を制限したこと, テスト回路を含め たことから, そのゲート規模は 68 ゲートに止まった が, PD のサイズ,間隔を狭めることで,より大規模な 光再構成型ゲートアレーが実現できる.ここでは, PD のサイズを $9.1 \,\mu\text{m} \times 9.5 \,\mu\text{m}$ に縮小した 26,350 ゲー ト規模チップの設計,そして評価を行った.ここで, $\begin{array}{ll} \mbox{Table 2} & \mbox{Evaluation of the implementation area of a} \\ & \mbox{dynamic optically reconfigurable gate array} \\ & \mbox{using PDs of } 9.1\,\mu\mbox{m}\times9.5\,\mu\mbox{m}. \end{array}$

Technology	$0.35\mu\mathrm{m}$ double-poly		
	triple-metal CMOS process		
Chip Size	$14.2 \times 14.2 [\mathrm{mm}]$		
Supply Voltage	Core $3.3 \mathrm{V}$, I/O $3.3 \mathrm{V}$		
Photodiode size	$9.1 imes 9.5 [\mu m]$		
Horizontal Distance betwee	n		
Photodiodes	$33.0 \text{ or } 39.0 [\mu \text{m}]$		
Vertical Distance between			
Photodiodes	$12.0 \text{ or } 21.0 [\mu \text{m}]$		
Number of	141,200		
Photodiodes			
Number of			
Logic Blocks	1,550		
Number of			
Switching Matrices	1,634		
Number of	64		
I/O bits			
Logic Gates	26,350		

表 3 論理ブロックの実装面積比較

Table 3 Implementation area comparison of a logic block.

	Flip-Flop Type	Dymamic Type
Implementaiton Area of	$25,740[\mu m^2]$	$14,207[\mu m^2]$
Configuration Circuits	(69.2%)	(55.3%)
including Photodiodes		
Implementaiton Area of	$11,481 [\mu m^2]$	$11,481 [\mu m^2]$
Gate Array	(30.8%)	(44.7%)
Total Area	$37,221[\mu m^2]$	$25,\!688[\mu m^2]$

ゲート規模の計算には XILINX と同じ評価方法 [13] を用い,4入力 XOR を LUT に実装した場合を想定 して,LUT を9ゲート換算,リセット付 D-FF を8 ゲート換算で計算した.チップサイズは14.2mm 角 である.評価に使用した論理ブロックの CAD レイア ウト,スイッチングマトリックスの CAD レイアウト をそれぞれ図10,図11に示す.ここで,論理ブロッ ク,スイッチングマトリックスの回路構成は先の試作 チップと同じである.

以下では,図2に示した再構成情報の記憶にトグル フリップフロップを実装した静的なメモリ機能を有す る光再構成型ゲートアレー[10]とダイナミック光再構 成型ゲートアレーの実装比較結果について,光再構成 回路,ゲートアレー部とを分けて示す.論理ブロック の比較結果を表3に,同じくスイッチングマトリック スの比較結果を表4に,そして,26,350ゲート規模の ゲートアレーにおける論理ブロック,スイッチングマ

表 4	スイッチングマ	マトリックフ	への実装面積比較
-----	---------	--------	----------

Table 4 Implementation area comparison of a switching matrix.

	Flip-Flop Type	Dymamic Type
Implementaiton Area of	$30,888 [\mu m^2]$	$16,979[\mu m^2]$
Configuration Circuits	(89.2%)	(82.0%)
including Photodiodes		
Implementaiton Area of	$3,737 [\mu m^2]$	$3,737 [\mu m^2]$
Gate Array	(10.8%)	(18.0%)
Total Area	$34,625[\mu m^2]$	$20,716[\mu m^2]$

表 5 26,350 ゲート規模における実装面積の比較

Table 5 Implementation area comparison in a 26,350 gate count ORGA.

	Flip-Flop Type	Dymamic Type
Implementaiton Area of	$90.368 [mm^2]$	$49.765 [mm^2]$
Configuration Circuits	(79.0%)	(67.5%)
including Photodiodes		
Implementaiton Area of	$23.962 [mm^2]$	$23.962 [mm^2]$
Gate Array	(21.0%)	(32.5%)
Total Area	$114.330 [\mathrm{mm}^2]$	$73.727 [\mathrm{mm}^2]$

トリックスの総合的な比較結果を表 5 に示す.結果, 同じ PD を使用した静的なメモリ機能をもつ光再構成 型ゲートアレーと比較して,光再構成回路同士の比較 で実装面積を 55%まで削減,ゲートアレー全体の比較 で 64%まで削減できた.

4. む す び

本論文では,回路情報を保持する静的なメモリを全 廃し,受光に用いるフォトダイオードの接合容量をメ モリとしても使用する新しいダイナミック光再構成 型ゲートアレーのアーキテクチャを示した.そして, 0.35μ m-3 層メタルのプロセスを使用したダイナミッ ク光再構成型ゲートアレーチップを試作し,再構成特 性について評価を行い,再構成時間が5ns以下,記憶 の保持時間が93 msと実用上問題のないことを確認し た.そして,同じプロセスを使用することで,14.2 mm 角チップに26,350 ゲート規模の光再構成型ゲートア レーが実現可能であることを示すと同時に,この基本 デザインを用いて従来の静的メモリ機能をもつ光再 構成型ゲートアレーと比較して,26,350 ゲート規模, PD のサイズが9.1 μ m × 9.5 μ m の場合に,64%にま で実装面積が削減できることを明らかにした.

謝辞 本研究の一部は,科学技術振興機構・研究成 果活用プラザ福岡・育成研究「部分再構成可能な高密 度光再構成型ゲートアレーの開発」の支援を受けて行 われた.また,本チップ試作は東京大学大規模集積シ

ステム設計教育研究センターを通し,ローム(株)及 び凸版印刷(株)の協力で行われたものである.

献

[1] Xilinx Inc., "XC5200," http://www.xilinx.com.

文

- [2] http://www.ipflex.co.jp
- [3] H. Nakano, T. Shindo, T. Kazami, and M. Motomura, "Development of dynamically reconfigurable processor LSI," NEC Tech. J. (Japan), vol.56, no.4, pp.99– 102, 2003.
- [4] A. Dehon, "Dynamically programmable gate arrays: A step toward increased computational density," Fourth Canadian Workshop on Field Programmable Devices, pp.47–54, 1996.
- [5] M. Vasilko and D. Ait-Boudaoud, "Optically reconfigurable FPGAs: Is this a future trend ?," 6th International Workshop on Field-Programmable Logic and Applications, pp.23–25, 1996.
- [6] L. Selavo, S.P. Levitan, and D.M. Chiarulli, "An optically reconfigurable field programmable gate array," OSA Spring Topical Meeting on Optics in Computing, pp.146–148, 1999.
- [7] J. Mumbru, G. Panotopoulos, D. Psaltis, X. An, F. Mok, S. Ay, S. Barna, and E. Fossum, "Optically programmable gate array," SPIE of Optics in Computing 2000, vol.4089, pp.763–771, 2000.
- [8] J. Mumbru, G. Zhou, S. Ay, X. An, G. Panotopoulos, F. Mok, and D. Psaltis, "Optically reconfigurable processors," SPIE Critical Review 1999 Euro-American Workshop on Optoelectronic Information Processing, vol.74, pp.265–288, 1999.
- [9] M. Watanabe and F. Kobayashi, "An optical reconfiguration circuit for optically reconfigurable gate arrays," 2004 IEEE International Midwest Symposium on Circuits and Systems, I-529–I-532, 2004.
- [10] M. Watanabe and F. Kobayashi, "An optically differential reconfigurable gate array VLSI chip with a dynamic reconfiguration circuit," IEEE International Parallel & Distributed Processing Symposium, p.145a, 2005.
- [11] M. Watanabe and F. Kobayashi, "A high-density optically reconfigurable gate array using dynamic method," International Conference on Field-Programmable Logic and Its Applications, pp.261– 269, 2004.
- [12] M. Watanabe and F. Kobayashi, "A dynamic optically reconfigurable gate array using dynamic method," International Workshop on Applied Reconfigurable Computing, pp.50–58, 2005.
- [13] XILINX, "Gate Count Capacity Metrics for FPGAs," XILINX Application Note, XAPP 059, 1997.

(平成 17 年 8 月 15 日受付, 12 月 27 日再受付)



渡邊 実 (正員)

1994 静岡大大学院修士課程了.同年日 産自動車(株)入社.2000年1月九州工 業大学助手,2005年同大学講師(学内), 現在に至る.光再構成型ゲートアレーの研 究に従事.応用物理学会,計測自動制御学 会,IEEE各会員.



小林 史典 (正員)

1980 東工大大学院博士課程(制御工学 専攻)を修了し,長岡技術科学大学機械系. 同情報処理センター兼務を経て,1989九 州工業大学情報工学部制御システム工学科. 現在,同システム創成情報工学科教授.計 測,制御における回路とシステムの研究に

従事. 電気学会, 計測自動制御学会, IEEE 各会員.