

リアルタイムモニタリング機能を持ったゲート駆動システムの構築

濱田 航太* 吉田秀太郎 大村 一郎 (九州工業大学)

An IGBT digital gate drive system with real time monitoring function.
Hamada Kota*, Yoshida Hidetaro, Ichiro Omura (Kyushu Institute of Technology)

It is aimed at controlling by detecting the accident digital gate drive system construction and real time monitoring of multiple parameters such as current and voltage, temperature of IGBT. This paper have made up real time monitoring circuit of gate voltage, collector voltage, collector current by AD converter circuit, FPGA and produced platform experimentally for digital gate drive system construction.

キーワード : デジタルゲート駆動システム, リアルタイムモニタリング, IGBT
(Digital gate drive system, real time monitoring, IGBT)

1. 要約

本研究では IGBT (Insulated Gate Bipolar Transistor) の電圧や電流、温度などの複数のパラメータをリアルタイムでモニタリングし、スイッチングを制御するデジタルゲート駆動システム構築を目指している。今回はゲート電圧、コレクタ電圧、コレクタ電流のリアルタイムモニタ回路を AD/DA 変換回路、FPGA (Field Programmable Gate Array) で構成し、デジタルゲート駆動システム構築プロトタイプを試作し短絡検知のデモンストレーションを行った。

2. まえがき

近年 IGBT をはじめとするパワーデバイスは家庭用電化製品をはじめ様々な製品や装置に組み込まれている。今後はさらなる市場拡大が見込まれており、一つのデバイスにより高い信頼性が求められる⁽¹⁾。また、市場拡大とともに小型化や高性能化、高速化が進み小型化に伴う電流集中によりデバイス破壊を招く恐れがあり、保護回路や制御回路などの周辺回路も高性能化する必要があると考える⁽²⁾⁽³⁾。本研究では IGBT の高性能化に対応するデジタルゲート駆動システムを提案する。電圧や電流、温度などの複数のパラメータをリアルタイムでモニタし、ゲート信号を制御するシステムを構築することで複雑な制御や保護が可能である。本稿ではゲート電圧、コレクタ電圧、コレクタ電流をリアルタイムでモニタし、FPGA 内部でこれらの信号を認識し、負荷短絡を検知するシステムを構築した。

3. デジタル回路を用いたリアルタイムモニタリング

(3-1)リアルタイムモニタリングの構成

リアルタイムモニタリングのブロックダイアグラムを図 1 に示す。IGBT のゲート電圧 V_G 、コレクタ電圧 V_C 、コレクタ電流 I_C をインターフェース回路に入力し、ADC (AD converter) で 7bit のデジタル信号に変化する。デジタル回路 (FPGA) から DAC (DA converter) を通し、アナログ信号に変化した波形をモニタリングする。リアルタイムモニタ回路の全体図を図 2 (a) に、コレクタ電流 I_C をモニタリングするために使用したフィルムセンサを図 2 (b) に示す。ゲート電圧モニタ回路とコレクタ電圧回路は分圧回路で構成し、コレクタ電流モニタ回路は図 2 (b) のセンサから積分回路を通し、出力している。これらのインターフェース回路からの信号を ADC、FPGA、DAC を通り出力することで、リアルタイムモニタが可能である。





図 1 ブロックダイアグラム

Fig. 1. Block diagram.



(a)




(b)

図 2(a)リアルタイムモニタ回路
(b)フィルム電流センサ


Fig.2(a) real time monitoring circuit.
(b)film current sensor.

(3-2)リアルタイムモニタリングを用いた短絡検知

IGBT 定格動作時と負荷短絡時のゲート電圧 V_G 、コレクタ電流 I_C 、コレクタ電圧 V_C の波形を図 3 に示す。図 3 から負荷短絡時に IGBT のコレクタエミッタ間に大電流が流れており、負荷による電圧降下がなくなったため V_C がほぼ一定であることがわかる。この結果を用いた短絡保護検知の仕組みを説明する。ゲート電圧 V_G 、コレクタ電流 I_C 、コレクタ電圧 V_C を ADC でデジタルデータに変換し、そのデータを FPGA に入力する。FPGA 内でそれぞれのデータに Detection Level を定め、これは各パラメータが定格値を超えるなどの異常を認識する値としている。各パラメータの Detection Level とそれによる FPGA からの信号の様子を図 4 に示す。Detection Level は検知ポイントであり、Detection signal とは Detection Level を出力する信号である。この信号を各パラメータに設定し、すべての Detection signal が '1' になったときに負荷短絡と判断し、制御信号 ('Detection Level4)が '1' から '0' の信号を出力するという仕組みとなっている。



(a)



(b)

図 3 (a) IGBT 定格動作時波形
(b) IGBT 負荷短絡時波形

Fig.3 (a) IGBT under normal condition.
(b) IGBT under the short circuit condition.




図 4 FPGA 内部による検知

Fig. 4. Detection by FPGA inside.

(3-4)リアルタイムモニタリング実験

ゲート電圧 V_G 、コレクタ電圧 V_C 、コレクタ電流 I_C のモニタリング回路を使用して FPGA および試作した ADC、DAC で構成し、実験を行った (図 5、表 1)。実験波形を図 6 に示す。ここで、 V_G' とは V_G から図 2 の Interface circuit1 を通り ADC、FPGA、DAC を通ったあとの波形であり、FPGA に取り込まれた波形をチェックする。 V_C' 、 I_C' も同様である。ADC/DAC とともに FPGA の外部接続ピン数の都合で 7 ビット変換としている。ADC/DAC の変換周波数は FPGA (Xilinx 社の Spartan6) のクロックの半分である 50MHz としており、ADC の最大変換周波数である 80MHz 以下になるようにした。図 6 の波形から各パラメータの Detection Level を設定した。まず、ゲート電圧 V_G については Detection Level1 を図 6 の(a)の V_G' の波形の約 700mV に設定し、立ち上がりのミラー電圧よりわずかに高い電圧で Detection signal1 が'0'から'1'の信号が出力されるようになっている。次にコレクタ電圧 V_C は負荷短絡時に負荷による電圧降下がなくなり、一定の値を維持するので Detection Level2 を図 6 の(c)の V_C' の波形約 100mV に設定し、IGBT がスイッチングしていないときは Detection signal2 は常に'1'で正常にオン状態に入ったときは'0'となる。コレクタ I_C は Detection Level3 を図 6 の(e)の I_C' の波形の 600mV のところに設定している大電流が流れた際に、600mV を超えて Detection signal3 が'0'から'1'となる。




図 5 実験で使用した FPGA と ADC/DAC

Fig. 5 FPGA and ADC/DAC Used by experiment.

表 1 ADC/DAC のスペック

Table. 1. Spec of ADC/DAC.

	ADC	DAC
型番	AD9283	AD9760
最大変換周波数	80MHz	125MHz
bit 数	8	8
電源電圧	3.3V	3.3V
クロック周波数	50MHz	50MHz
変換範囲	1Vp-p	1Vp-p




図 6 (a)定格時のゲート電圧モニタリング波形
 (b)負荷短絡時のゲート電圧モニタリング波形
 (c)定格時のコレクタ電圧モニタリング波形
 (d)短絡保護時のコレクタ電圧モニタリング波形
 (e)定格時のコレクタ電流モニタリング波形
 (f)負荷短絡時のコレクタ電流モニタリング波形

Fig. 6. (a)Gate voltage monitoring waveform under normal condition.

(b)Gate voltage monitoring waveform under the short circuit condition.

(c)Collector voltage monitoring waveform under normal condition.

(d)Collector voltage monitoring waveform under the short circuit condition.

(e)Collector current monitoring waveform under normal condition.

(f)Collector current monitoring waveform under the short circuit condition.

4. 負荷短絡検知実験

本章では、リアルタイムモニタ回路を用いて IGBT の負荷短絡検知を実証した。図7の(a)が定格動作時の波形で(b)が負荷短絡時の波形であり、(c)は実験装置の写真である。

(波形は、1(V_G)の波形が Detection signal1、2(V_C)の波形が Detection signal2、3(I_C)の波形が Detection signal3、4の波形が Detection signal4の波形である。) 定格動作時において Detection signal2 は電圧降下により Detection Level2 を下回ったときに'1'から'0'になっており、Detection signal3 は常に'0'となっている。Detection Level1、Detection Level2, Detection Level3 が同時に'1'となっていないため、Detection signal4 は常に'1'である。負荷短絡時には Detection signal2 は負荷による電圧降下がなくなり、常に'1'であり、Detection Level3 は I_Cに大電流が流れたため'0'から'1'となっている。よって Detection Level1、Detection Level2, Detection Level3 が同時に'1'となり、負荷短絡と判断し、Detection signal4 から'1'から'0'という信号を出力した。負荷短絡を検知することに成功した。

5. 結論


リアルタイムモニタ回路、FPGA、ADC/DAC を使用して、複数のパラメータをリアルタイムでモニタリングし、複数のパラメータから負荷短絡を検知した。このような検知方法を用いることで、複数のパラメータからより正確に負荷短絡を検知することが考えられる。

謝辞


本研究全般のご指導を頂いていた大村一郎、実験にご協力して頂いた附田正則、実験にご協力して頂いた松下幸平、本論文を進める際議論して頂いた長谷川一徳、岩堀美代、吉田秀太郎の各氏に感謝致します。

文 献


- (1)R. Herzer, "Ingrated gate driver circuit solutions", CIPS, pp1-1(2010)
- (2)T. Tanimura, Y. Kazufumi, I. Omura, "Full Digital Short Circuit Protection for Advanced IGBTs", Proc. ISPSD, pp60-63(2011)
- (3)K.onda, A.Konno, J.Sakano, "New Concept High-Voltage IGBT Gate Driver with Self-adjusting Active Gate Control Function for SiC-SBD Hybrid Module", Proc.ISPSD, pp343-346(2013)"



(a)



(b)



(c)

図7 (a)定格動作時の波形
(b)負荷短絡時の波形
(c)実験の全体写真

Fig.7. (a)Waveform under normal condition.
(b)Waveform under the short circuit condition.
(c) photograph for experimental setup.