

---

非接触・電源不要の完全自律型 LSI を実現する  
光駆動 LSI 要素技術

---

課題番号

1 7 5 6 0 3 1 1

平成 17 年度～平成 19 年度科学研究費補助金  
( 基盤研究(C) ) 研究成果報告書

平成 2 0 年 5 月

研究代表者 有馬 裕

九州工業大学 マイクロ化総合技術センター 教授

本研究は、屋内外を問わず任意の場所に簡単に設置（装着）でき、しかもメンテナンスが不要な、電子標識や電子タグ、各種 $\mu$ モニターなど、個別の電源供給や信号配線が困難な利用環境を想定した自律型 LSI、特に、電氣的に非接触で且つ電源不要な完全独立型 LSI を実現する為に必要な要素技術について、標準 CMOS プロセスで形成することを前提として、その実現手法とその利用可能性を明らかにすることを目的としている。

本研究によって、考案したオンチップ光発電回路構成が通常の CMOS 回路を正常に駆動できることを、試作したテストチップの評価で確認した。また、光信号入力インターフェース回路構成を考案してその基本動作をテストチップで確認した。その入力信号は、発電用光信号を変調することで、光信号入力が可能であることも実証した。更に、光信号出力方式の検討を行い、ディスクリット LED の発光変調回路を試作して、その光発電・光信号発信型 LSI の可能性を評価した。以上の研究により、光駆動型の自律型 LSI に必要な要素技術を実際にテストチップを試作して評価・確認することができた。

## 研究組織

研究代表者：有馬 裕（九州工業大学 マイクロ化総合技術センター 教授）

## 交付決定額（配分額）

（金額単位：円）

	直接経費	間接経費	合計
平成 17 年度	800,000	0	800,000
平成 18 年度	900,000	0	900,000
平成 19 年度	1,500,000	450,000	1,950,000
総計	3,200,000	450,000	3,650,000

## 研究発表

### (1) 雑誌論文

Y. Arima and M. Ehara, "On-chip solar battery structure for CMOS LSI," IEICE Electronics Express, Vol. 3 No. 13, pp.287-291, July 10, 2006.

## 研究成果による産業財産権の出願・取得状況

なし

# 目次

1. はじめに	
1.1 研究の目的と計画	..... (1)
1.2 研究実施概要	..... (2)
2. 光駆動 LSI の機能概要	
2.1 光駆動 LSI の全体構成	..... (4)
2.2 光駆動 LSI の応用例	..... (8)
3. CMOS 回路用光発電部	
3.1 光発電部の構成	..... (11)
3.2 テストチップ	..... (12)
3.3 電源電圧特性	..... (15)
3.4 光駆動周波数	..... (17)
3.5 まとめ	..... (19)
4. 光信号入力インターフェース	
4.1 光信号入力インターフェースの構成	..... (20)
4.2 テストチップ	..... (24)
4.3 光駆動周波数	..... (26)
4.4 まとめ	..... (28)
5. 光信号出力インターフェース	
5.1 光信号出力インターフェースの構成	..... (29)
5.2 テストチップ	..... (32)
5.3 電源電圧特性	..... (36)
5.4 光信号出力可能条件の評価	..... (38)
5.5 ダイオード並列接続	..... (44)
5.6 まとめ	..... (50)
6.おわりに	
6.1 本研究の結果	..... (51)
6.2 今後の課題	..... (51)
6.2.1 光信号入力インターフェース	..... (51)
6.2.2 光信号出力インターフェース	..... (52)
付録	..... (56)

# 1. はじめに

本研究は、屋内外を問わず任意の場所に簡単に設置（装着）でき、しかもメンテナンスが不要な、電子標識や電子タグ、各種 $\mu$ モニターなど、個別の電源供給や信号配線が困難な利用環境を想定した自律型 LSI、特に、電氣的に非接触で且つ電源不要な完全独立型 LSI を実現する為に必要な要素技術について、標準 CMOS プロセスで形成することを前提として、その実現手法とその利用可能性を明らかにすることを目的としている。

## 研究の範囲と目標

[範囲] 電氣的に非接触で且つ電源不要な完全独立型 LSI を実現する為に必要な要素技術について、その実現手法とその利用可能性を明らかにする。

- a. 光発電機能（光による発電構造および電源供給機構）
- b. 光信号入力機能（電源供給用光への高周波信号多重化手段と信号検知回路構成）
- c. 光信号出力機能（発光デバイス構造および信号制御回路構成）
- d. 上記 a～c の要素技術を組み合わせて実現される完全自律型 LSI の基本性能

[目標] 光による電源供給および光信号によるインターフェース技術を考案し、実際にそれらを試作して性能を評価すると共に、それら要素技術の組合せ実証として、簡単な機能の LSI を試作し、その動作を検証する。

## 研究の位置付け

[位置付け] 完全自律型の LSI として従来は、RF 技術によって極近距離での無線通信・電源供給可能な電子タグ LSI などが開発されてきた。しかしそれらは、数 mm～数 m の極短い距離での用途に限られており、指向性にも乏しい等の問題があった。本研究では光による電源供給と光信号通信により、数 10m を超える通信範囲と極めて狭い指向性を有した完全自律型 LSI の実現を目指す。その成果により、LSI の全く新しい用途が開拓されると考える。

## 研究実施計画

### [H17 年度研究計画]

初年度は、光発電部に関する要素回路 TEG を設計し、標準 CMOS プロセスにより試作し、基本機能を評価すると共に、下記項目を検討する。

#### [光発電部]

- ・ 光発電用 PD 面積と供給電力の関係明確化
- ・ 電源電圧の許容される変動量（各種 CMOS 回路の駆動特性）

#### [光信号検知部]

- ・ 検知信号インターフェース回路構成の検討と設計
- ・ 電源供給用光変調方式の検討

### [H18 年度研究計画]

H17 年度の試作評価結果を基に、光信号検知部に関する要素回路 TEG を設計し、標準 CMOS

プロセスにより試作し、基本機能を評価すると共に、下記項目を検討する。

[光信号検知部]

- ・信号検知用 PD 面積と信号検知能の関係明確化
- ・検知信号インターフェース回路の基本特性

[光信号出力部]

- ・光発電力と発光量の関係調査
- ・光信号出力インターフェース回路構成の検討と設計

[H19 年度研究計画]

最終年度に当たる H19 年度では、それまでに得られた成果を基に、光信号出力部に関する要素回路 TEG を設計し、標準 CMOS プロセスにより試作し、基本機能を評価する。

[光信号出力部]

- ・供給光電力と発光量との関係明確化
- ・発光ダイオード制御回路の基本性能

## **研究実施概要**

平成 17 年度には、光発電機能に関する機能性能の検証実験を中心に実施し、考案のオンチップ光発電回路構成により通常の CMOS 回路が正常に動作できることを確認した。

平成 18 年度には、光信号入力機能に関する基本回路構成について実験的評価検討を行い、考案した光信号検知回路を搭載したテストチップを試作・評価して、その基本動作を確認した。また、発電用光信号を変調することで、光信号入力が可能であることも実証した。

平成 19 年度には、今迄に試作・検証した、光発電機能および光信号検知機能を統合したテストチップを標準 CMOS プロセスにより試作し、光発電機能及び光入力インターフェース機能の総合評価を行い、夫々の基本性能を評価した。また、上記の光発電・光信号受信テストチップ試作・評価に加え、光信号出力方式の検討を行い、ディスクリード LED の発光変調回路を試作して、その光発電・光信号発信型 LSI の可能性を評価した。

以上の研究によって、光駆動型の自律型 LSI に必要な要素技術を、実際にテストチップを試作して評価確認することができた。

以下の研究成果報告には、研究代表者の指導のもと、当該研究に関連する研究課題に取り組んで得られた成果をまとめた下記、修士論文および卒業論文からの引用部分が含まれている。

九州工業大学大学院平成19年度修士論文：

江原匡哉「光駆動 L S I に関する研究」

九州工業大学平成 19 年度卒業論文：

向野恭平「光駆動型 LSI における光信号出力回路の試作」

## 2. 光駆動 LSI の機能概要

### 2. 1 光駆動 LSI の全体構成

本研究における光駆動 LSI とは、光エネルギーだけで駆動する自律型 LSI である。光発電により LSI の電源を供給し、さらにその光を変調することで信号を無線で伝達する。そして、受信した信号は、内部の CMOS 回路で処理され、LED を発光させることにより外部へ信号を無線で伝送する。この LED を発光させるための電力も光発電によって供給される。信号の受信・処理・送信のすべてを光エネルギーだけで実行でき、完全に自律した LSI を実現することができる。

光駆動 LSI は、光によるオンチップ発電機、光信号による入力インターフェースおよび、出力インターフェース技術の 3 つの要素で構成される。その全体構成を図 2.1 に示す。また、各要素の機能概要を以下に示す。




図 2.1 : 光駆動 LSI の全体構成

### ・オンチップ太陽電池

オンチップ太陽電池とは、LSI と同一チップ上に集積することが出来る太陽電池である。LSI を駆動させるには、外部電源や電池が必要であり、使用する場所が限定される、充電が切れた電池を交換する必要があるなどといったデメリットがある。このオンチップ太陽電池で LSI を駆動させることが出来れば、充電や電池交換といった維持・管理から開放される。

標準の LSI 製造プロセスでシリコンウエハ上に形成することができる光発電素子として pn 接合ダイオードがある。但し、通常の pn 接合ダイオードでは 0.3V 程度の光発電しか実現できず、このまま LSI に搭載したとしても、通常の CMOS 回路を駆動できるだけの電圧を供給することは困難であるため、発電電圧を高くするための新たな技術の開発をする必要がある。そこで、二つのダイオードの基盤電位をショートさせることにより、光照射によって両方のダイオードで発生した電位の和を取り出し、単一のダイオードよりも高い電圧を確保する光発電回路方式を提案する。




図 2.2 : 光発電機能搭載 LSI

### ・光信号入力インターフェース

自律型 LSI を実現するには、LSI のパワーメンテナンスフリー化に加えて無線通信機能が必要になる。オンチップ太陽電池による LSI のパワーメンテナンスフリー化、さらにその光を利用して光無線通信を行うことで、自律型 LSI を実現することができる。光無線通信は、光信号の送受信を行うための光信号入力インターフェースと光信号出力インターフェースで構成される。この光信号入力インターフェースにおいて、光信号の伝達及び、光給電によるパワーメンテナンスフリー化を同時に実現する方法を提案する。

信号の伝達・電源共に、通常の CMOS プロセスで形成できる pn 接合ダイオードを利用する。オンチップ太陽電池により光エネルギーによる電源を供給し、同時に信号伝達用 pn 接合ダイオードを併設して、電源として与える光を変調することで信号の伝達も可能にする。この方式は構造が簡素であり、ワンチップに形成できるため、サイズ縮小やコストのダウンが図れる。また、光を利用することで他の電子機器や通信機器への干渉も少なくできるというメリットもある。




図 2.3 : 光信号入力インターフェース



### ・光信号出力インターフェース

光無線通信を構成する機能の一つである光信号出力インターフェースは、光信号出力用の外付けの LED とその発光を制御するための CMOS 回路で構成される。光信号出力用の LED とその制御回路は、オンチップ太陽電池により光エネルギーによる電源供給を行う。このとき LED の電源を供給するオンチップ太陽電池は、LED を発光させるのに十分な電力を確保するために pn 接合ダイオードを多段に直列接続したものを使用し発電電圧を高める必要がある。この多段直列接続方式によって、光信号出力インターフェースのパワーメンテナンスフリー化を実現することができる。また、光信号出力用の発光素子として、LED 以外にも液晶や有機 EL などが挙げられるが、LSI の製造材質と近い LED は将来的に LSI にオンチップ化し易いと考えられる。LED のオンチップ化により、この光信号出力インターフェースの更なるサイズ縮小やコストダウンを図ることができる。




図 2.4 : 光信号出力インターフェース

## 2. 2 光駆動 LSI の応用例

前述した光駆動 LSI が実現できれば、ユビキタスネットワーク社会を構成するアプリケーションの重要な要素となると考えられる。パワーメンテナンスフリー化によるバッテリー等の維持・管理からの開放、さらに、光を利用した無線通信により、LSI の新たな利用分野が期待できる。以下に、光駆動 LSI の応用例を 3 つ挙げる。

### ・電源供給が困難な場所への LSI の設置

「いつでも・どこでも」といったユビキタス社会において、LSI を電源供給が困難な野外に設置する場合が考えられる。このような LSI の電源には一般に電池が用いられるが、充電のきれてしまった電池は取り替えなければいけない。また、LSI に電源として太陽電池をアセンブリしたものがあるが、その実装コストやサイズの増大が問題である。そこで、電池や外部電源を必要としない光駆動 LSI を用いることによって、これらの問題を解決することができる。

野外における光駆動 LSI の設置場所の例として、道路標識などが挙げられる。その設置例を図 2.5 に示す。設置する LSI にセンサー機能などを搭載することにより、ドライバーや歩行者への支援システムとして利用することができる。また、自動車のヘッドライトやテールランプの光を利用した路車間通信への応用も考えられる。




図 2.5 : 野外における光駆動 LSI の使用例

### ・光信号を利用した IC タグ

ユビキタス社会を構成するアプリケーションの一つとして IC タグや IC カードがある。その中で電波を利用した RF-IC タグが最も普及している。

ここで、光信号による双方向通信が可能な光駆動 LSI を IC タグに応用することを考える。電波に対して光は以下のような長所が挙げられる。

- ① 指向性が強いので情報が限られた範囲にしか届かず外部に漏れにくい。
- ② タグ周辺に水滴や金属があっても減衰して通信を妨げたりしない。
- ③ 病院などで他の電子機器へ障害を与えにくい。

これらの長所により、IC タグの更なる利用分野の拡大が期待できる。光駆動 LSI を利用した IC タグの一例を図 2.6 に示す。工場などの複雑な周囲の構造や、厳しい電気的環境でも使用することができ、業務の停止をなくし、作業可能時間を拡大することができる。




図 2.6 : 光駆動 LSI を利用した IC タグ

### ・照明光を利用した光無線通信

現在、室内の無線通信には、無線 LAN が一般的に使用されている。この通信に使用されている波動が電波であることから、データが室外に漏れるというセキュリティー面の不安がある。

光駆動 LSI を用いた室内の無線通信として、照明の光を変調させてデータ通信を行う方法が考えられる。図 2.7 にその光無線通信の一例を示す。光無線通信では、光の強い指向性によって、情報が限られた範囲にしか届かないので、空間分割を行うことで通信エリアを細分化でき、光無線通信環境を簡単に整えることができる。また、カーテンをするなど簡単な方法により外部にデータが漏れないようにすることができ、従来の無線 LAN よりもセキュアな通信が可能である。




図 2.7 : 室内での光無線通信

### 3. CMOS 回路用光発電部

#### 3. 1 光発電部の構成

光発電によって CMOS 回路を駆動させるにあたり、光エネルギーを電気エネルギーに直接変換できる素子である pn 接合ダイオードを利用する。ダイオード一つの光による発電電圧は 0.3~0.4V 程度と低く、通常の CMOS 回路を駆動させるだけの十分な起電圧を得られない。そこで、2つのダイオードを用意し、それらを直列接続することによって、高い電圧を確保する方式を採っている。その等価回路とデバイスの断面構造を図 3.1 と図 3.2 に示す。CMOS 回路のソース・ドレインと同一工程で形成される 2 種類のダイオードの N-well と P-sub 間を電氣的にショートさせることによって、両型のダイオードは実質的に直列接続され、高い電圧を取り出すことができる。例えば光照射によって、N-well と P+S/D で構成されるダイオードに生じた電位差が 0.3V、P-sub と N+S/D で構成されるダイオードに生じた電位差が 0.3V だとすると、基盤電位をショートさせることによって、両方の電位差の和として 0.6V の高い電圧を取り出すことができるのである。また基盤をショートすることにより、CMOS 回路を構成する MOSFET のしきい値電圧が下がり、電源電圧の縮小に対するマージンが大きくなるという利点もある。

発電部は通常の CMOS 製造プロセスで形成でき、駆動する CMOS 回路と同一チップ上に搭載することができる。この際、駆動回路は光によるリーク電流の増大を防ぐために Al 配線による遮光が必要である。




図 3.1 : 光発電部の等価回路




図 3.2 : 光発電部の断面構造

pn 接合ダイオードの発電電圧は、照射する光の照度が大きいほど高くなる。また、ダイオードのサイズが大きいほど吸収する光の量が多くなり、高い発電電圧を得ることができる。今回、提案した新たな光発電方式の発電部分を構成するダイオードも同じようにサイズ大きくすれば照射する光が小さい照度でも発電電圧は高くなるが、発電部のサイズを大きくしすぎると全体のチップサイズが大きくなり製造コストも高くなる。逆に、発電部サイズを小さくしすぎると、照射する光の照度を大きくしなければ、駆動回路を安定に動作させるだけの発電電圧を得ることができない。このため、発電部は大きすぎず小さすぎず駆動させる回路に対して最適なサイズものを搭載しなければならない。

## 3. 2 テストチップ

テスト用回路として組み合わせ回路の全加算器と順序回路の 7 ビットカウンタの試作を行った。試作した光発電駆動全加算器全体のレイアウトと顕微鏡写真を図 3.3 と図 3.4 に示す。次に、光発電駆動 7 ビットカウンタ全体のレイアウトと顕微鏡写真を図 3.5 と図 3.6 に示す。また、7 ビットカウンタの回路部分を拡大した顕微鏡写真を図 3.7 に示す。試作に用いたプロセスは、 $0.35\ \mu\text{m}$  CMOS 1 層ポリ Si、3 層 Al 配線プロセスである。全加算器は、34 個のトランジスタで構成され、トランジスタのサイズは  $L=0.35\ \mu\text{m}$ 、 $W_n=0.7\ \mu\text{m}$ 、 $W_p=2.1\ \mu\text{m}$  である。回路全体のサイズは  $320\ \mu\text{m}^2$  である。また、搭載した 2 種類の光発電用ダイオードのサイズは、ともに  $10.4 \times 35.2\ \mu\text{m}^2$ 、 $200 \times 35.2\ \mu\text{m}^2$ 、 $400 \times 35.2\ \mu\text{m}^2$ 、 $800$

× $35.2 \mu\text{m}^2$ の4つである。次に、7ビットカウンタは、274個のトランジスタで構成され、トランジスタのサイズは  $L=0.35 \mu\text{m}$ ,  $W_n=W_p=3.0 \mu\text{m}$  である。回路全体のサイズは  $4500 \mu\text{m}^2$ である。また、搭載した2種類の光発電用ダイオードのサイズは、ともに  $200 \times 100.8 \mu\text{m}^2$ 、 $800 \times 100.8 \mu\text{m}^2$ の2つである。

このテストチップを用いて、光発電用pn接合型ダイオードのサイズと照射光量に対する駆動回路の動作性能を測定し、この光発電方式の可能性を評価する。




図 3.3 : 光発電駆動全加算器のレイアウト




図 3.4 : 光発電駆動全加算器の顕微鏡写真






図 3.5 : 光発電駆動 7 ビットカウンタのレイアウト




図 3.6 : 光発電駆動 7 ビットカウンタの顕微鏡写真




図 3.7 : 7 ビットカウンタの顕微鏡写真



### 3. 3 電源電圧特性

本光発電方式による発電部の電源電圧特性を評価した。また、本光発電方式で用いた 2 種類のダイオード単体の光強度に対する電流—電圧特性を評価した。

P-sub 内 N+S/D のダイオード単体と N-well 内 P+S/D のダイオード単体の光強度に対する電流—電圧特性を図 3.8 と図 3.9 に示す。次に、2 種類のダイオードの直列接続方式による電流—電圧特性を図 3.10 に示す。評価時に使用した 2 種類のダイオードサイズはともに  $200 \times 500 \mu\text{m}^2$  である。また、テストチップに照射する光は、3 つの並列接続した白色発光ダイオード（色温度：5500K）を光源とした。

評価結果の電源電圧特性より、開放端電圧が  $0.6 \sim 0.83\text{V}$  であることがわかる。この光発電方式で単一のダイオードの約 2 倍の発電電圧を得ることができた。




図 3.8 : フォトダイオードの光特性 (N+S/D in P-sub)




図 3.9 : フォトダイオードの光特性 (P+S/D in N-well)




図 3.10 : 光発電電源電圧特性

### 3. 4 光駆動周波数

#### ・全加算器

設計した光発電駆動全加算器の試作サンプルを測定した。pn 接合ダイオードのそれぞれのサイズについて、照度の変化と回路の動作周波数の関係を図 3.11 に示す。また、テストチップに照射する光は、電源電圧特性の測定同様、3つの並列接続した白色発光ダイオード（色温度：5500K）を光源とした。

測定結果より、 $10.4 \times 35.2 \mu\text{m}^2$  サイズの pn 接合ダイオード搭載回路では動作確認できなかった。 $200 \times 35.2 \mu\text{m}^2$  サイズの pn 接合ダイオード搭載回路では 10lx の光を照射して 0.12kHz の動作を得ることができ、また、今回照射した光の照度では最大の 2400 lx では 34kHz の動作周波数を得た。次に、 $400 \times 35.2 \mu\text{m}^2$  サイズの pn 接合ダイオード搭載回路では、10lx の照度で 0.32kHz の動作周波数を、2400 lx の照度で 65kHz の動作周波数を得た。また  $800 \times 35.2 \mu\text{m}^2$  サイズの pn 接合ダイオードでは、10 lx の照度で 0.7kHz の動作周波数を、2400lx の照度で最大 135kHz の動作周波数を得た。




図 3.11 : 全加算器の光照度と最大動作周波数の関係

図 3.11 測定の結果より、最大動作周波数は照度に対して比例の特性を示している。照度の増大により、電源電圧特性が次第に飽和していたのに対し、最大駆動周波数は照度に対して比例の特性を示していることがわかる。これは、周波数が大きくなることで電荷の移動が激しくなり、見かけ上のトランジスタの抵抗が減少したため、発電によって供給される電流が大きくなったためと考えられる。また、pn 接合ダイオードのサイズが  $200 \times 35.2 \mu\text{m}^2$  と  $400 \times 35.2 \mu\text{m}^2$  と  $800 \times 35.2 \mu\text{m}^2$  のサイズ比 1 : 2 : 4 に対し、それぞれの照度におけ

る最大動作周波数もおよそ 1 : 2 : 4 の比率であり、発電により供給される電流が pn 接合ダイオードのサイズに比例していると考えられる。

### ・7 ビットカウンタ

設計した光発電駆動 7 ビットカウンタの試作サンプルを測定した。pn 接合ダイオードのそれぞれのサイズについて、照度の変化と回路の動作周波数の関係を図 3.12 に示す。また、テストチップに照射する光は、全加算器の測定同様、3 つの並列接続した白色発光ダイオード（色温度：5500K）を光源とした。

測定結果より、 $200 \times 100.8 \mu\text{m}^2$ サイズの pn 接合ダイオード搭載回路では 10~100lx の光を照射しても動作を確認することができなかった、また、今回照射した光の照度では最大の 2400 lx では 16kHz の動作周波数を得た。次に、 $800 \times 100.8 \mu\text{m}^2$ サイズの pn 接合ダイオード搭載回路では、10lx の照度では動作を確認することができず、2400 lx の照度で 84kHz の動作周波数を得た。

照射する光が低照度（数十 lx 程度）において、全加算器では  $10.4 \times 35.2 \mu\text{m}^2$ サイズの pn 接合ダイオード搭載回路以外で数百 Hz の動作周波数を得ることができたが、7 ビットカウンタでは動作を確認することができなかった。これは、7 ビットカウンタが全加算器と違いラッチ回路を含むので、動作マージンが狭く、十分な発電電圧を供給しないと正しくデータを保持できないからである。




図 3.12 : 7 ビットカウンタの光照度に対する最大動作周波数

図 3.12 測定の結果より、最大動作周波数は照度に対して比例の特性を示していることがわかる。また、pn 接合ダイオードのサイズに対する最大動作周波数は、FA の場合と違い、サイズの比率以上の開きが見られる。以下にその原因について述べる。

光発電により CMOS 回路を駆動させるにあたり、駆動回路部分には光によるリーク電流の増大を防ぐために遮光しなければならない。全加算器では、LSI の製造プロセスにおいて Al 配線を使って遮光することができたが、7 ビットカウンタでは、回路中の Al 配線の都合で遮光することができなかった。このため、回路中のソース・ドレイ領域における pn 接合部分に光が照射されることにより、リーク電流が増大し、駆動回路は誤作動を引き起こす。7 ビットカウンタにおいて、 $800 \times 100.8 \mu\text{m}^2$  サイズの pn 接合ダイオードに比べて、 $200 \times 100.8 \mu\text{m}^2$  サイズの pn 接合ダイオードは、同じ照度において発電電圧が小さい為リーク電流増大の影響が大きく、高い動作周波数を得ることができない。また、発電部を構成する pn 接合ダイオードの接合部分には接合容量が存在し、これは pn 接合ダイオードのサイズが大きいものほど大きくなる。この容量は、電源部のノイズを緩和する働きをする。 $800 \times 100.8 \mu\text{m}^2$  サイズの pn 接合ダイオードに比べて、 $200 \times 100.8 \mu\text{m}^2$  サイズの pn 接合ダイオードは、接合容量が小さい為ノイズの影響が顕著に現れ、高い動作周波数を得ることができない。これらの理由により、pn 接合ダイオードのサイズが  $800 \times 100.8 \mu\text{m}^2$  のものの動作周波数と  $200 \times 100.8 \mu\text{m}^2$  のものの動作周波数にサイズ比以上の開きが見られたと考えられる。

### 3. 5 まとめ

2つのダイオードを直列接続して電源電圧を高める光発電方式により、単一のダイオードの約 2 倍の  $0.6 \sim 0.83\text{V}$  の発電電圧を得ることが確認できた。

テスト用の回路として試作した全加算器と 7 ビットカウンタを評価した結果、全加算器のサイズ ( $320 \mu\text{m}^2$ ) に対して、光発電用ダイオードの合計サイズが 40 倍程の場合、 $1000 \text{lx}$  の照度 (曇天時に得られる照度) において  $16\text{kHz}$  で駆動できることが分かった。7 ビットカウンタのサイズ ( $4500 \mu\text{m}^2$ ) に対して光発電用ダイオードの合計サイズが 9 倍程の場合、 $1000 \text{lx}$  の照度において  $5.6\text{kHz}$  で駆動できることが分かった。組合せ回路(全加算器)だけでなく、順序回路(7 ビットカウンタ)も駆動することができ、この光発電方式がラッチ回路を含む CMOS 回路を安定に駆動できることを確認できた。

## 4. 光信号入力インターフェース

### 4. 1 光信号入力インターフェースの構成

自律型 LSI を実現するには、LSI のパワーメンテナンスフリー化に加えて無線通信機能が必要になる。オンチップ太陽電池による LSI のパワーメンテナンスフリー化、さらにその光を利用して光無線通信を行うことで、自律型 LSI を実現することができる。光無線通信は、光信号の送受信を行うための光信号入力インターフェースと光信号出力インターフェースで構成される。この光信号入力インターフェースにおいて、光信号の伝達及び、光給電を同時に実現する方法を提案する。

前章で述べた光発電方式により電源を供給し、同時に信号伝達用 PN 接合ダイオードを併設することで、信号の伝達も可能にする。光信号入力インターフェース回路の構成を図 4.1 に、デバイスの断面構造を図 4.2 に示す。光信号受信に利用するダイオードのサイズを大きく設計すると、接合容量が大きくなり高周波域における応答が悪くなるため、光の点滅があっても電圧低下せず安定した電圧を供給できる。またダイオードのサイズを小さく設計すると、接合容量が小さくなり高周波域における応答が良くなるため、光の点滅による信号の検知に利用できる。このときの光信号に対する電源部、信号検知部それぞれのダイオードの発電電圧レベル及び、光信号入力インターフェースの出力電圧レベルのタイムチャートを図 4.3 に示す。ここで、信号検知部のダイオードサイズを小さくすると必然的に発電量も小さくなるため、信号を増幅する必要がある。信号増幅のための回路として、差動増幅回路を用いた。図 4.4 に設計した差動増幅回路の回路図を示す。この差動増幅回路の入力には、P-sub 内に N+S/D を形成したダイオードと、N-well 内に P+S/D を形成したダイオードの 2 種類のダイオードを利用している。このとき、ショートした電位を基準とすると、それぞれ負電圧・正電圧を発電している。今回は、P-sub 内に N+S/D を形成したダイオードからの出力を非反転入力に、N-well 内に P+S/D を形成したダイオードからの出力を反転入力に接続した。また、光消失を信号として検知する必要があるが、通常差動増幅回路では光消失時には電源電圧を半分にした値が出力され、信号伝達の精度が低下してしまう。そこで、差動増幅回路のオフセット電圧を低電位側にずらすことで、光消失を信号として検知し、光信号入力インターフェース回路をより精確に駆動するようにした。




図 4.1 : 光信号入力インターフェースの等価回路




図 4.2 : 光信号入力インターフェースのデバイス断面構造




図 4.3 : 信号光に対する電源部・信号部の発電レベルと出力信号レベル




図 4.4 : 光信号入力インターフェースの回路図



### ・光信号入力インターフェース回路の設計

前述したように、光消失を信号として検知する必要があるが、通常の差動増幅回路では光消失時には電源電圧を半分にした値が出力され、出力信号振幅が低下してしまう。そこで、差動増幅回路の同相電圧レベルをずらすことで、光消失を信号として検知し、光信号入力インターフェース回路を駆動するようにした。

光消失時には、光信号検知用の 2 種類のダイオードは共に発電せず、差動増幅回路の反転入力と非反転入力に入力される信号は同電位となる。このとき通常の差動増幅回路では、電源電圧を半分にした値が出力されるので、次段のソース接地増幅回路で反転増幅しにくくなり、信号伝達の精度が低下してしまう。そこで、入力信号が等しいときの出力の同相レベルを通常の差動増幅回路の同相レベルより低電位側に設定することで出力電圧レベル全体を低電位側へシフトさせる。このときの入力信号に対する差動増幅回路の出力レベルのタイムチャートを図 4.5 に示す。光信号入力インターフェース回路の差動部を基本差動対回路のように簡略化して考えると、入力信号が等しいときの出力の同相レベルは  $V_{DD} - R_D I_{SS}/2$  となるため、テール電流源を構成するトランジスタのゲート幅を大きくしたり、バイアス電圧を大きくしたりすることで同相レベルを低く設定することができる。この結果、光消失時の差動増幅回路の出力を次段の増幅回路であるソース接地増幅回路で反転増幅しやすくなり、光消失を信号として検知することができ、光信号入力インターフェース回路をより安定に駆動することができるようになる。




図 4.5 : 差動増幅回路の出力レベルのタイムチャート

## 4. 2 テストチップ

今回試作したインターフェース回路のテスト用回路として、5ビットカウンタの試作を行った。試作回路全体のレイアウトを図 4.6 に、顕微鏡写真を図 4.7 に示す。また、光信号入力インターフェース回路のレイアウトを図 4.8 に、5ビットカウンタのレイアウトを図 4.9 に示す。試作に用いたプロセスは、 $0.35\mu\text{m}$  CMOS 1層ポリ Si、3層 Al 配線プロセスである。5ビットカウンタは、160個のトランジスタで構成され、トランジスタのサイズは  $L=0.35\mu\text{m}$ 、 $W_n=W_p=3.0\mu\text{m}$  である。回路全体のサイズは  $3900\mu\text{m}^2$  である。また、搭載した電源用ダイオードのサイズは、N-well 内 P+S/D が  $500\times 100.8\mu\text{m}^2$  で、P-well 内 N+S/D が  $1000\times 100.8\mu\text{m}^2$  である。信号検知用ダイオードは、N-well 内 P+S/D、P-well 内 N+S/D はともに  $32\times 29.6\mu\text{m}^2$ 、 $32\times 60.8\mu\text{m}^2$ 、 $32\times 121.6\mu\text{m}^2$  の3つのサイズのものを搭載した。

このテストチップを用いて、光信号入力インターフェース回路の信号光の照度とデューティー比（チップに照射する変調光の ON/OFF 時間における ON 時間の割合）変調に対する動作性能の評価を行う。




図 4.6 : 試作回路のレイアウト図




図 4.7 : 試作回路の顕微鏡写真




図 4.8 : 光信号入力インターフェース回路部レイアウト図




図 4.9 : 5 ビットカウンタのレイアウト図

### 4. 3 光駆動周波数

設計した光信号入力インターフェース回路のテストチップを測定した。信号検知用ダイオードのそれぞれのサイズについて、信号光の照度及び、デューティ比（チップに照射する変調光の ON/OFF 時間における ON 時間の割合）の変化に対する回路の動作周波数の関係について調査した。信号光のデューティ比 20%、50%、70% の場合の光強度に対する動作周波数の評価結果を図 4.10～図 4.13 に示す。また、テストチップに照射する光は、9 つの並列接続した白色発光ダイオード（色温度：5500K）を光源とした。




図 4.10 : デューティ比 20% の光信号の伝達周波数




図 4.11 : デューティ比 50% の光信号の伝達周波数




図 4.12 : デューティー比 70%の光信号の伝達周波数

評価結果より、それぞれのデューティー比の場合における光信号伝達周波数は、光強度に対して増加した。光強度の増加により、電源用ダイオードと信号検知用ダイオードで発電電圧が増加するため、回路部の駆動力や信号検知能力が大きくなり、光信号伝達周波数が増加したと考えられる。

また、信号検知用ダイオードのサイズに対しては、サイズの小さいものほど光信号伝達周波数は増加した。ダイオードには、pn 接合部に存在する寄生容量である接合容量が存在する。信号検知用ダイオードサイズの小さいものは接合容量も小さいため、光信号検知時の充放電時間が短く、光信号伝達周波数はより大きくなる。ただし、低照度下においては、ダイオードサイズの光信号伝達周波数が小さくなっている。これは、低照度による発電電圧の低下により、他のサイズが大きいものよりも信号検知能力が低下したためと考えられる。

次に、デューティー比の違いによる光信号伝達周波数を比較すると、デューティー比が多きいものほど光信号伝達周波数が低下していることがわかる。デューティー比が大きい場合は、ダイオードの接合容量に溜まった電荷の放電が間に合わず、光信号をうまく検知できなくなり、光信号伝達周波数が低下したと考えられる。

このように、信号検知用のダイオードには、寄生容量と発電電圧のトレードオフの問題がある。ダイオードサイズやリークパスの最適化により、この問題を改善していく必要がある。

## 4. 4 まとめ

今回提案した光信号入力インターフェースの評価実験により、光信号の伝達及び、光給電を同時に実現することができた。テスト用の回路として試作した 5 ビットカウンタを評価した結果、信号検知用ダイオードのサイズが  $32 \times 29.6 \mu\text{m}^2$  の場合、信号光の照度が 5700lx, デューティ比（チップに照射する変調光の ON/OFF 時間における ON 時間の割合）20% において 7.5kHz で駆動できることを確認した。

## 5. 光信号出力インターフェース

ここでは、光信号出力インターフェースをパワーメンテナンスフリーで実現するために、フォトダイオードのチップ間直列接続方式を利用した光信号出力部を提案し、動作性能の評価を行う。

### 5. 1 光信号出力インターフェースの構成

光無線通信を構成する機能の一つである光信号出力インターフェースは、光信号出力用の外付けの LED とその発光を制御するための CMOS 回路で構成される。光信号出力用の LED とその制御回路は、光発電により電源供給を行う。このとき LED の電源を供給する光発電部は、LED を発光させるのに十分な電力を確保するために pn 接合ダイオードを多段に直列接続したものを使用し発電電圧を高める必要がある。その光信号出力インターフェースの構成を図 5.1 にデバイスの断面構造を図 5.2 に示す。4 章で述べた 2 つの pn 接合ダイオードを直列接続した光発電方式を利用している。ただし、ダイオード 2 つの直列接続による発電電圧は 0.6~0.8V 程度と LED を発光させるには十分ではない。ここで、更に高い発電電圧を得るために直列接続した 2 種類のダイオード搭載したチップを複数個用意し、それらをチップ間でさらに直列に接続することで、より大きな発電電圧を確保することができる。

次に、光信号出力用 LED の制御回路は差動増幅回路用い、コンパレータとして使用した。光信号入力インターフェースで受信した信号をあらかじめ設定した参照電圧と比較し、増幅することで LED の発光を制御する。この制御回路は、高電位側のチップと低電位側のチップに回路を分けて搭載した。これは、この直列接続方式により各チップの基盤電位が変わることによる回路への基盤バイアス効果の影響を抑えるためである。2 つに分けて搭載された回路は、チップ間で配線接続し、駆動させる。それぞれのチップに分けて搭載した制御回路の回路図を図 5.3 と図 5.4 に示す。

この多段直列接続方式によって、光信号出力インターフェースのパワーメンテナンスフリー化を実現することができる。また、光信号出力用の発光素子として、LED 以外にも液晶や有機 EL などが挙げられるが、LSI の製造材質と近い LED は将来的に LSI にオンチップ化し易いと考えられる。LED のオンチップ化により、この光信号出力インターフェースの更なるサイズ縮小やコストダウンを図ることができる。




図 5.1 : 光信号出力インターフェースの構成




図 5.2 : 光信号出力インターフェースのデバイス断面構造






図 5.3 : LED 制御回路 (高電位側チップ搭載)




図 5.4:LED 制御回路 (低電位側チップ搭載)

## 5. 2 テストチップ

光信号出力インターフェースのテスト用回路の試作を行った。試作した光信号出力インターフェースの高電位側のチップ全体のレイアウトと顕微鏡写真を図 5.5 と図 5.6 に、LED 制御回路のレイアウト図を図 5.7 示す。次に、信号出力インターフェースの低電位側のチップ全体のレイアウトと顕微鏡写真を図 5.8 と図 5.9 に、LED 制御回路のレイアウト図を図 5.10 示す。また、直列接続用の 2 種類の pn 接合ダイオードを搭載したチップのレイアウト図と顕微鏡写真を図 5.11 に示す。試作に用いたプロセスは、 $0.35\mu\text{m}$  CMOS 1層ポリ Si、3層 Al 配線プロセスである。搭載した 2 種類の光発電用ダイオードのサイズは、高電位側のチップと直列接続用のダイオードが搭載されたチップで N-well 内の P+S/D が  $400\times 1000\mu\text{m}^2$ 、P-sub 内の N+S/D が  $200\times 1000\mu\text{m}^2$  であり、低電位側のチップは N-well 内の P+S/D が  $400\times 1000\mu\text{m}^2$ 、P-sub 内の N+S/D が  $400\times 500\mu\text{m}^2$  である。各チップに搭載されたダイオードの面積は、それぞれの種類のダイオードで等しいものとなっている。

このテストチップを用いて、光信号出力インターフェースの照射光量や直列接続するチップ数に対する動作性能、LED の発光条件を評価し、この光信号出力方式の可能性を明らかにする。



図 5.5 : 光信号出力インターフェースのレイアウト図 (高電位側のチップ)



図 5.6 : 光信号出力インターフェースの顕微鏡写真 (高電位側のチップ)




図 5.7 : LED 制御回路のレイアウト図 (高電位側チップ搭載)




図 5.8 : 光信号出力インターフェースのレイアウト図 (低電位側のチップ)




図 5.9 : 光信号出力インターフェースの顕微鏡写真 (低電位側のチップ)




図 5.10 : LED 制御回路のレイアウト図 (低電位側チップ搭載)



### 5. 3 電源電圧特性

フォトダイオードのチップ間直列接続方式による電源用光発電部の特性評価を行った。また、本光発電方式で用いた 2 種類のダイオード単体の光強度に対する電流—電圧特性を評価した。

P-sub 内 N+S/D のフォトダイオード単体と N-well 内 P+S/D のフォトダイオード単体の光強度に対する電流—電圧特性を図 5.12(a),(b)に示す。この 2 種類のダイオードの直列接続による発電部の電流—電圧特性を図 5.13 に示す。次に、チップ間直列接続方式による発電部の電流—電圧特性を図 5.14 に示す。評価時に使用したダイオードサイズは、N-well 内の P+S/D が  $400 \times 1000 \mu\text{m}^2$ 、P-sub 内の N+S/D が  $200 \times 1000 \mu\text{m}^2$  である。また、テストチップに照射する光は、9 つの並列接続した白色発光ダイオード（色温度：5500K）を光源とした。

評価結果より、2 チップを直列接続した場合は 0.93~1.74V、3 チップを直列接続した場合は 1.06~2.63V の発電電圧を得ることができた。このフォトダイオードのチップ間直列接続方式で発電電圧を高めることができる。




図 5.12 : (a)N-well 内の P+S/D のフォトダイオードの電流—電圧特性  
(b)P-sub 内の N+S/D のフォトダイオードの電流—電圧特性








図 5.13 : 2 つのフォトダイオード直列接続による電流—電圧特性



(a)



(b)

図 5.14 : (a)2 チップ直列接続による電流—電圧特性  
(b)3 チップ直列接続による電流—電圧特性

## 5. 4 光信号出力可能条件の評価

設計した光信号出力インターフェースのテストチップの測定を行った。

今回、テストチップに照射する光は、クロダ・オプトニクス株式会社の小型メタルハライド光源装置 MH-200（色温度：5830K）を光源とした。また、光信号出力用 LED は、ヒューレットパッカートの HLMP-Q150 を用いた。光発電により供給される電力で LED を十分発光させるために、消費電力の小さい LED を選定した。表 5.1 に LED のデータシートを記す。図 5.15 に電流－電圧特性を示す。

表 5.1 : LED データシート

品名	ピーク波長 [nm]	光度[mcd]		順電流 [mA]	順電圧[V]		発光効率 [lm/W]
		Min	Typ	Typ	Typ	Max	
HLMP-Q150	645	1.0	1.8	1.0	1.6	1.8	80




図 5.15 : LED の電流－電圧特性



### ・光信号出力インターフェースの動作検証

フォトダイオードのチップ間直列接続方式による光信号出力インターフェースの動作検証を行った。フォトダイオードのチップ間直列接続方式により発電電圧を高め、光信号出力用の LED とその制御回路の電源を供給し、この光信号出力インターフェースで光信号を制御し出力することができることを確認した。そのときの光信号出力用 LED の発光の様子を図 5.16 に示す。




図 5.16 : (a)光信号出力用 LED  
(b)光給電による光信号出力用 LED の発光

フォトダイオードのチップ間直列接続方式による光信号出力インターフェースを直列接続するチップ数別に評価した。2 チップ直列接続したときの出力波形を図 5.17 に示す。次に、3 チップのときを図 5.18 に、4 チップのときを図 5.19 に示す。また、これらの出力波形は光信号出力用 LED が発光したときのものである。波形は、上の段から入力信号、差動増幅回路の出力、LED の陽極に印加された電圧、光発電による電源電圧の順番である。

入力信号は、外部信号源から与えた。このとき、入力信号の電圧レベルは光信号入力インターフェースからの信号を想定し、Hi レベルが 0.4V、Low レベルが-0.4V に設定した。また、照射した光強度は、480000lx である。




図 5.17 : 2 チップ直列接続時の光信号出力インターフェースの出力波形




図 5.18 : 3 チップ直列接続時の光信号出力インターフェースの出力波形




図 5.19 : 4 チップ直列接続時の光信号出力インターフェースの出力波形

ここで、直列接続チップ数別に光信号出力インターフェースの動作の比較検討を行う。まず、各電源電圧を見ると、フォトダイオードのチップ間直列接続方式により発電電圧を高めることができていることがわかるが、LED 点灯時に電圧レベルが下がっている。これは、LED が点灯することにより電流が消費されるためである。また、直列接続するチップ数が多い方がより電圧レベルが下がっている。フォトダイオードには寄生抵抗が存在し、複数のフォトダイオードを直列接続により、その抵抗も直列に接続されてしまう。さらに、前節の電源電圧特性の評価結果を見ると、直列接続で発電電圧は大きく高めることができるが、供給できる電流はそれほど変わらないため、直列接続するチップ数が多い方がより電圧レベルが低下する結果となる。次に、LED に印加される電圧を見ると、LED 消灯時の電圧レベルが下がりきっていないことがわかる。LED 消灯時は、図 5.15 の LED の電流電圧特性を見ると数十～数百 MΩ 程度の大きな負荷となっている。このため、LED にはほとんど電流が流れず、LED に印加される電圧が下がりきらない。また、LED に印加される電圧が不安定になっていることもわかる。直列接続するチップ数が多いほどその影響が大きい。これは、電源電圧の変動の影響を受けているためである。フォトダイオードが搭載された各チップは、それぞれ別々にパッケージングされているのでチップの間隔が開いている。そのため、直列接続するチップの数を増やすとそれぞれのチップのフォトダイオードに照射される光強度にずれが生じ、電源電圧が不安定になると考えられる。

・光信号出力用 LED の発光条件

光信号出インターフェースの光信号出力用 LED の発行条件の検証を行った。評価時の条件として、チップに照射する光強度及び、フォトダイオード搭載チップの直列接続する数の2つを用いた。表 5.2 に各評価条件における LED の発光の有無と発光時における光強度をまとめたものを示す。LED の発光の確認は視認によるものであり、発光を確認できたときは○、できなかったときは×という形で記している。発光強度は、LED 発光時に LED に流れる電流を記した。また、LED が発光を確認できていない場合にも発光強度を記しているが、これは LED 制御回路からの信号が Hi レベルときの LED に流れる電流である。

表 5.2：光信号出力用 LED の発行条件の検証結果

評価条件		光信号出力結果	
照射する光の 照度(Ix)	直列接続 チップ数(個)	LED 発光の有無 (○ or ×)	LED の発光強度 ( $\mu$ A)
15000	2	×	0.16
	3	×	0.30
	4	×	0.33
30000	2	○	0.54
	3	○	0.83
	4	○	0.88
60000	2	○	1.58
	3	○	1.81
	4	○	1.94
120000	2	○	3.79
	3	○	4.18
	4	○	4.10
240000	2	○	7.05
	3	○	8.30
	4	○	8.42
480000	2	○	20.10
	3	○	20.65
	4	○	21.10

※LED の発光の有無の確認は視認によるもの

評価結果より、チップに照射する光の照度が 30000lx 以上の場合、直列接続するフォトダイオード搭載チップ数が 2~4 個のすべての条件において LED の発光を確認することができた。また、チップに照射する光の照度に対して LED の発光強度は、ほぼ比例の特性を示していることがわかる。これは、前節で示したフォトダイオードの光強度に対する電流電圧特性とも当てはまる。次に、照度が 15000lx 以下の場合、直列接続チップ数が 2~4 個のすべての条件において LED の発光を確認することができなかった。これは、照度低下により光発電で LED に供給できる電流量が減少し、視認できるほどの光強度を得ることができなかったためである。このとき同程度の光強度で LED の発光強度を高める方法として、フォトダイオードのサイズを大きくする方法が考えられる。また、並列接続することで LED に供給できる電流を増加させることができ、発光強度を高めることができる。

## 5. 5 ダイオード並列接続

フォトダイオードを並列接続したとき、並列するフォトダイオードの数で電源電圧特性がどのように変化するかを測定した。2種類のフォトダイオードを直列接続したもの（1チップ分）を2チップ～4チップ並列に接続して、その特性を測定した。それぞれの電源電圧特性を、図 5.20～図 5.12 に示す。




図 5.20：電源電圧特性（2チップ並列）




図 5.21：電源電圧特性（3チップ並列）




図 5.22：電源電圧特性（4 チップ並列）

図 5.20～図 5.22 より、並列チップ数の増加に伴って、発電電圧はほとんど変化せず電流量だけが比例的に増えていることが確認できる。

制御回路を駆動させ、光信号出力用 LED を発光させるには、少なくとも2チップ分の発電電圧が必要である。そこで、直列接続した2チップ分のフォトダイオードを2段、3段、4段と並列接続したときの電源電圧特性を測定した。その結果を、図 5.23～図 5.25 に示す。このときも、1チップ並列のときと同様の結果を得ることができた。




図 5.23：電源電圧特性（2 段並列）




図 5.24 : 電源電圧特性 (3 段並列)




図 5.25 : 電源電圧特性 (4 段並列)



## ・光信号出力の検証

4.1.2 節同様、電源用フォトダイオードを複数個接続して発電した電圧を利用して、制御回路を駆動させた。ただし本節では、フォトダイオードを 2 チップ分直列接続したものを基準にし、そのフォトダイオードの組を 2 段～4 段と並列接続数を変えたときの光信号出力用 LED に流れる電流の変化と発光の有無を確認する。パルスジェネレーターから与える入力信号は、前節と同じ設定で用いるものとする。また、本節の測定では、LSI チップを最大で 8 個使用するので、全てのチップに光を照射させるためメタルハライド光源装置とチップとの距離を 27[mm] 離れた。このとき照射される光の照度は、400000[lx] である（付録参照）。

光源の照度が 400000[lx] で、電源電圧用のフォトダイオードを 2 チップ分直列接続したものを 2 段並列したときの入力信号、差動部出力、電源電圧、LED、Gnd それぞれの波形を図 5.26 に示す。光信号出力用発光 LED の点滅を確認するために、入力信号の周波数は 10[Hz] に設定している。





図 5.26 : 制御回路各ノードの波形 (2 段並列)

図 5.26 より、フォトダイオード直列接続のみのときと同様に、制御回路の駆動を確認することができる。このとき、光信号用発光ダイオードの発光を確認でき、ダイオードに流

れている電流は、 $81.52[\mu A]$ であった。

さらに、2チップ分のフォトダイオードの並列数を3段、4段と増やし、他の条件は変えずに測定を行った。各条件における、入力信号、差動部出力、電源電圧、LED、Gndそれぞれの波形を図5.27に示す。



(ア) 3段並列

(イ) 4段並列

図 5.27 : 制御回路各ノードの波形

フォトダイオードの組を2段並列接続したときと同様に、3段並列と4段並列にしたときも制御回路の駆動を確認できる。また、信号出力用LEDの発光も確認することができた。信号出力用LEDが発光時の電流を計測したところ、3段並列時が $94.06[\mu A]$ 、4段直列時が $95.97[\mu A]$ の電流が流れていることを確認した。

光の照度を $200000[\text{lx}]$ 、 $100000[\text{lx}]$ 、 $50000[\text{lx}]$ 、 $25000[\text{lx}]$ 、 $12500[\text{lx}]$ と変えて、同じ測定を行った。その結果をまとめたものを表5.3に示す。

表 5.3 : 信号出力用ダイオード発光条件 (並列接続)

評価条件		光信号出力結果	
照射光の照度[lx]	電源部並列接続の段数[段]	出力用LED発光の有無	発光時LEDに流れる電流[ $\mu$ A]
400000	2	○	81.52
	3	○	94.06
	4	○	95.97
200000	2	○	42.27
	3	○	50.56
	4	○	51.70
100000	2	○	21.46
	3	○	25.37
	4	○	25.83
50000	2	○	9.90
	3	○	12.30
	4	○	12.29
25000	2	○	4.88
	3	○	6.11
	4	○	6.24
12500	2	○	2.05
	3	○	2.61
	4	○	2.73

表 5.3 より、測定した全ての照度で LED の発光を確認した。2 チップ直列のみの場合と比べても、LED に流れる電流量が増加していることが確認できる。照度を変化させたときの電流量の変化も直列接続時と同様比例関係になっている。前節の電源電圧特性より、並列接続すると電流量は増加するが、フォトダイオードの並列段数が 3~4 段で LED に流れる電流量が飽和している。これは、発電できる電圧は並列段数が増えても変わらないために、LED に流れる電流量が制限されたためである。LED 発光時に LED に印加される電圧と、LED の電流電圧特性 (図 C) からそれを確認することができる。

## 5. 6 まとめ

今回、光信号出力用の LED として使用したヒューレットパッカートの HLMP-Q150 の場合、照射する光の照度が 30000lx 以上であれば、直列接続するフォトダイオード搭載チップ数が 2 チップで（フォトダイオードサイズ：N-well 内の P+S/D が  $400 \times 1000 \mu\text{m}^2$ 、P-sub 内の N+S/D が  $200 \times 1000 \mu\text{m}^2$ ）、光信号出力インターフェースにより LED を発光・制御することができることを確認した。このフォトダイオードのチップ間直列接続方式によって、発電電圧を高めることができ、光信号出力インターフェースのパワーメンテナンスフリー化を実現することができると考えられる。

また、フォトダイオードを並列接続することで、直列接続時と同程度の照度で光を照射したとき、LED がより明瞭に光ることを確認した。

## 6. おわりに

### 6. 1 本研究の結果

本研究では、光駆動 LSI を構成する 3 要素である光によるオンチップ発電機、光信号による入力インターフェースおよび、出力インターフェースを試作し、評価を行った。その結果、光発電による LSI の駆動、光信号による情報の受信及び送信を実現することができ、光駆動 LSI を実現可能であると考えられる。しかし、各要素には、今後改善していかなければならない点をいくつか残している。その点について、次節に今後の課題として記す。

### 6. 2 今後の課題

本研究において、光駆動 LSI を構成する 3 つの要素技術の検証を行ったが、さらに詳細な評価が必要な点や改善が必要な点を残している。本節では、それらについてまとめる。

#### 6. 2. 1 光信号入力インターフェース

今回行った評価実験において、光信号の伝達周波数は最大でも 7.5Hz と低速なものであった。また、評価条件は、背景光がなく、光源と光信号入力インターフェース搭載チップとの距離が約 4cm という限定的な条件のものである。以下に、今後解決すべき問題点を記す。

##### ・伝達可能速度の向上

光信号入力インターフェースにより高速に移動する車などとの通信を考えた場合、さらに光信号の伝達可能速度を向上させる必要がある。速度向上の障害となるのが光信号検知用フォトダイオードの発電電圧と寄生容量のトレードオフの問題である。フォトダイオードのサイズの最適化やフォトダイオードを高感度のものにするなど、この問題を解決することが伝達可能速度向上への近道である。

##### ・受信可能な距離の評価

通信距離が遠くなれば光は減衰し、受信しにくくなっていく。使用するアプリケーションにより必要な通信距離は異なるため、光信号入力インターフェースの受信可能な距離を明確にする必要がある。

##### ・背景光を考慮した光信号入力インターフェース

今回試作した光信号入力インターフェース回路では、背景光がある場合、光信号検知用フォトダイオードも背景光で発電してしまう。この場合、信号光の光強度を背景光より大きくし信号光を検知する方法が考えられるが、背景光が太陽光などの強い光であれば、信号検知用のフォトダイオードは発電電圧が飽和してしまい、信号光を検知できなくなってしまう。このため、背景光の影響があっても正しく光信号を受信できる新たな光信号入力インターフェースの開発が必要となる。

## 6. 2. 2 光信号出力インターフェース

今回、検証した光信号出力インターフェースは、光発電部を複数チップで構成しなければならず、サイズの増大や実装コストが問題になる。以下に、その改善案として光発電部と制御回路部のワンチップ化の手法を述べる。

### ・短波長の光を利用した電源部のオンチップ化

短波長の光を利用した光信号出力インターフェースの構成を図 6.1 にデバイスの断面構造を図 6.2 に示す。電源用発電部は、N-well 内の P+S/D のダイオードを同一チップ上に複数個用意し、それらを多段に直列接続することで発電電圧を高めている。この構造では、電源用発電部の N-well 内の P+S/D のダイオードに加えて P-sub 内の N-well のダイオードも同時に形成されてしまう。電源用光発電部に長波長の光を照射すると光がシリコン中の深い所まで吸収されるので、電源用発電部の N-well 内の P+S/D のダイオードだけではなく P-sub 内の N-well のダイオードも発電する。このとき、N-well 内の P+S/D のダイオードよりも P-sub 内の N-well のダイオードの発電量が多いため N-well 内の P+S/D のダイオードでの発電は打ち消されてしまい、直列接続による高い発電電圧を得ることができない。そこで、青色や紫色辺りの短波長の光を利用すると、その光は P-sub と N-well の接合部まで届かないが、N-well と P+S/D の接合部には届き発電する。よって、N-well 内の P+S/D のダイオードを多段に直列接続することで、高い発電電圧を得ることができる。その際、P-sub と N-well の深さ方向の接合で発電しないように、遮光する必要がある。また、P-sub と N-well のダイオードは逆バイアスとなり、N-well によりそれぞれの光発電用ダイオードが分離される構造になっているため、この光発電部をワンチップに搭載することができる。




図 6.1 : 短波長の光を利用した光信号出力インターフェースの構成




図 6.2 : 短波長の光を利用した光信号出力インターフェースのデバイス断面構造

### ・ SOI デバイス構造による電源部のオンチップ化

SOI(Silicon on Insulator)デバイス構造は、絶縁体上のシリコンにデバイスを構成する。SOI デバイスの構造概略を図 6.3 に示す。SOI デバイスでは、埋め込み酸化膜(BOX:Buried Oxide)と LOCOS(Local Oxidation of Silicon)酸化膜によって各素子間が分離されており、動作素子領域を絶縁体にて完全分離する構造を持っている。この構造により、リーク電流の抑制やソース・ドレインと基板間の接合容量の低減することができ、回路の低電圧化・

低消費電力化を実現することができる。




図 6.3 : SOI デバイス構造 (pMOSFET)

SOI 構造を用いて形成される pn 接合ダイオードを図 6.4 に示す。pn 接合に光が当たることで電力を取り出すことができる。このシリコン基板上から分離された pn 接合ダイオードを同一チップ上に複数個用意し、それらを直列接続することで、高い発電電圧を得ることができる。図 6.5 に、pn 接合ダイオードを直列接続したデバイスの構造を示す。それぞれの pn 接合ダイオードがシリコン基板から絶縁されているため、直列接続による高電圧生成が容易である。この構造により、電源用光発電部と光信号出力インターフェースをワンチップに集積することができる。また、SOI デバイス構造は、通常の CMOS プロセスより製造コストが高くなってしまいが、回路の低電圧化・低消費電力化という利点から、自然エネルギーを電源として利用した LSI に向いている。




図 6.4 : SOI 構造による pn 接合ダイオード






図 6.5 : SOI 構造による電源用光発電部

# 付録

## ・測定用白色発光ダイオードの特性

今回、測定に使用した白色発光ダイオード（9つを並列接続）の特性を以下の表、グラフに示す。

表 A：白色発光ダイオードの照度

電流 [mA]	電圧 [V]	照度 [lx]
1	2.56	32
10	2.67	789
50	2.8	4580
100	2.88	9480
200	2.99	17920
300	3.05	22700
400	3.11	28600
500	3.13	33600
600	3.18	38700
700	3.2	42400
800	3.2	46300
900	3.21	49200
1000	3.23	51600
1100	3.27	54200
1200	3.28	56700
1300	3.28	58700




図 A：電流-電圧特性




図 B：電流と照度の関係




図 C：相対強度-波長特性