WEKO3
アイテム
Time-domain Analog VLSI design of Neural Network Circuits Assuming a Use of Analog Memory Devices with Non-ideal Properties
http://hdl.handle.net/10228/0002000792
http://hdl.handle.net/10228/00020007926f8dd4f5-d605-4e20-829f-07e9096442f6
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
neuro_83.pdf (265 KB)
|
|
| アイテムタイプ | 会議発表論文 = Conference Paper(1) | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2024-06-17 | |||||||||
| 資源タイプ | ||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||||||
| 資源タイプ | conference paper | |||||||||
| タイトル | ||||||||||
| タイトル | Time-domain Analog VLSI design of Neural Network Circuits Assuming a Use of Analog Memory Devices with Non-ideal Properties | |||||||||
| 言語 | en | |||||||||
| 言語 | ||||||||||
| 言語 | eng | |||||||||
| 著者 |
Koshina, Sakito
× Koshina, Sakito
× Murakami, Hideki
× 野村, 修× 森江, 隆 |
|||||||||
| 備考 | ||||||||||
| 内容記述タイプ | Other | |||||||||
| 内容記述 | 5th International Symposium on Neuromorphic AI Hardware, March 1-2, 2024, Kyushu Institute of Technology | |||||||||
| 言語 | en | |||||||||
| 書誌情報 |
p. P1-10, 発行日 2024-03 |
|||||||||
| 出版タイプ | ||||||||||
| 出版タイプ | VoR | |||||||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||||||
| 査読の有無 | ||||||||||
| 値 | yes | |||||||||
