ログイン
Language:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 学術雑誌論文
  2. 5 技術(工学)

A CMOS circuit for PWM-mode nonlinear transformation robust to device mismatches to implement coupled map lattice models

http://hdl.handle.net/10228/0002001286
http://hdl.handle.net/10228/0002001286
05af826b-6c4c-4588-bfda-25142cb7fa41
名前 / ファイル ライセンス アクション
10444428.pdf 10444428.pdf (1.3 MB)
アイテムタイプ 共通アイテムタイプ(1)
公開日 2025-02-12
タイトル
タイトル A CMOS circuit for PWM-mode nonlinear transformation robust to device mismatches to implement coupled map lattice models
言語 en
著者 Uenohara, Seiji

× Uenohara, Seiji

en Uenohara, Seiji

Search repository
Atuti, Daisuke

× Atuti, Daisuke

en Atuti, Daisuke

Search repository
Matsuzaka, Kenji

× Matsuzaka, Kenji

en Matsuzaka, Kenji

Search repository
田向, 権

× 田向, 権

WEKO 6059
e-Rad_Researcher 90432955
Scopus著者ID 7801453348
ORCiD 0000-0002-3669-1371
九工大研究者情報 100000641

en Tamukoh, Hakaru

ja 田向, 権

Search repository
森江, 隆

× 森江, 隆

WEKO 1615
e-Rad_Researcher 20294530
Scopus著者ID 7005143434
九工大研究者情報 339

en Morie, Takashi

ja 森江, 隆

Search repository
Aihara, Kazuyuki

× Aihara, Kazuyuki

en Aihara, Kazuyuki

Search repository
著作権関連情報
権利情報 Copyright (c) IEICE 2015
抄録
内容記述タイプ Abstract
内容記述 In order to develop large-scale nonlinear dynamical systems using CMOS integrated circuits, we propose a core circuit for coupled map lattice (CML) models. The characteristics of the core circuits in the lattice on a chip are not generally equal, which is caused by CMOS device mismatches, including parasitic capacitance and wiring resistance. The proposed circuit solves this problem; it compensates for a DC offset voltage variation by holding it at a capacitor, and also for current variation by adjusting the bias voltage of a current source automatically so as to bring the current close to a target value. The proposed core circuit has been designed and fabricated using TSMC 0.25 µm CMOS technology. The measurement results using the fabricated circuit have shown that the bit precision is more than 8 bits, even if there is a DC offset voltage of 100 mV or a bias-voltage change of 100 mV in a switched current source.
言語 en
書誌情報 en : Nonlinear Theory and Its Applications, IEICE

巻 6, 号 4, p. 570-581, 発行日 2015
出版社
出版者 電子情報通信学会
言語 ja
キーワード
主題Scheme Other
主題 coupled map lattice
キーワード
主題Scheme Other
主題 CMOS
キーワード
主題Scheme Other
主題 device mismatch
キーワード
主題Scheme Other
主題 spatiotemporal pattern
キーワード
主題Scheme Other
主題 pulse width modulation
言語
言語 eng
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_6501
資源タイプ journal article
出版タイプ
出版タイプ VoR
出版タイプResource http://purl.org/coar/version/c_970fb48d4fbd8a85
DOI
識別子タイプ DOI
関連識別子 https://doi.org/10.1587/nolta.6.570
ISSN
収録物識別子タイプ EISSN
収録物識別子 2185-4106
研究者情報
URL https://hyokadb02.jimu.kyutech.ac.jp/html/100000641_ja.html
論文ID(連携)
値 10444428
連携ID
値 12844
戻る
0
views
See details
Views

Versions

Ver.1 2025-02-12 02:33:59.120550
Show All versions

Share

Share
tweet

Cite as

Other

print

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR 2.0
  • OAI-PMH JPCOAR 1.0
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX
  • ZIP

コミュニティ

確認

確認

確認


Powered by WEKO3


Powered by WEKO3