WEKO3
アイテム
Full Digital Short Circuit Protection for Advanced IGBTs
http://hdl.handle.net/10228/5754
http://hdl.handle.net/10228/5754e21e8257-1466-4b4e-a8ac-2e068ebe10a4
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
nperc9.pdf (499.0 kB)
|
|
| アイテムタイプ | 会議発表論文 = Conference Paper(1) | |||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2016-09-13 | |||||||||||
| 資源タイプ | ||||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||||||||
| 資源タイプ | conference paper | |||||||||||
| タイトル | ||||||||||||
| タイトル | Full Digital Short Circuit Protection for Advanced IGBTs | |||||||||||
| 言語 | en | |||||||||||
| 言語 | ||||||||||||
| 言語 | eng | |||||||||||
| 著者 |
Tanimura, Takuya
× Tanimura, Takuya× Yuasa, Kazufumi× 大村, 一郎
WEKO
16176
|
|||||||||||
| 抄録 | ||||||||||||
| 内容記述タイプ | Abstract | |||||||||||
| 内容記述 | A full digital short circuit protection method for advanced IGBTs has been proposed and experimentally demonstrated for the first time. The method employs combination of digital circuit, the gate charge sense instead of the conventional sense IGBT and analog circuit configuration. Digital protection scheme has significant advantages in thevprotection speed and flexibility. | |||||||||||
| 備考 | ||||||||||||
| 内容記述タイプ | Other | |||||||||||
| 内容記述 | 2011 23rd International Symposium on Power Semiconductor Devices & Ics (ISPSD. 2011), May 23?26, 2011, San Diego, California, USA | |||||||||||
| 書誌情報 |
2011 IEEE 23rd International Symposium on Power Semiconductor Devices and Ics p. 60-63, 発行日 2011-05 |
|||||||||||
| 出版社 | ||||||||||||
| 出版社 | IEEE | |||||||||||
| DOI | ||||||||||||
| 関連タイプ | isVersionOf | |||||||||||
| 識別子タイプ | DOI | |||||||||||
| 関連識別子 | info:doi/10.1109/ISPSD.2011.5890790 | |||||||||||
| 著作権関連情報 | ||||||||||||
| 権利情報 | IEEE | |||||||||||
| 出版タイプ | ||||||||||||
| 出版タイプ | AM | |||||||||||
| 出版タイプResource | http://purl.org/coar/version/c_ab4af688f83e57aa | |||||||||||
| 査読の有無 | ||||||||||||
| 値 | yes | |||||||||||
| 連携ID | ||||||||||||
| 値 | 5566 | |||||||||||
