WEKO3
アイテム
高効率エレクトロニクス応用のための新構造トレンチパワーMOSFETと素子構造に基づいたコンパクトモデルの開発
https://doi.org/10.18997/00007860
https://doi.org/10.18997/00007860c828b97c-4f8d-4b48-9afa-acd0825edd5a
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
kou_k_477.pdf (14.8 MB)
|
|
| アイテムタイプ | 学位論文 = Thesis or Dissertation(1) | |||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2020-08-24 | |||||||||||
| 資源タイプ | ||||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_db06 | |||||||||||
| 資源タイプ | doctoral thesis | |||||||||||
| タイトル | ||||||||||||
| タイトル | Novel Trench Power MOSFETs and Structure-based Compact Model for High Efficiency Electronics Application | |||||||||||
| 言語 | en | |||||||||||
| タイトル | ||||||||||||
| タイトル | 高効率エレクトロニクス応用のための新構造トレンチパワーMOSFETと素子構造に基づいたコンパクトモデルの開発 | |||||||||||
| 言語 | ja | |||||||||||
| 言語 | ||||||||||||
| 言語 | eng | |||||||||||
| 著者 |
小林, 研也
× 小林, 研也
|
|||||||||||
| 抄録 | ||||||||||||
| 内容記述タイプ | Abstract | |||||||||||
| 内容記述 | Actions for sustainable society realization, that is a global climate change mitigation and related energy problem solutions, are being executed in various fields. It is publicly said that it is necessary to reduce emissions of a carbon dioxide （CO2） to approximately 50% of the present level by 2050. Among various measures for accomplishment of the scenario, an improvement effect by the contribution of power electronics is greatly expected, as an electric energy sector. A power semiconductor device is a fundamental device underpinning the power electronics technology. The power semiconductor devices are widely used in many applications, and the device performance is being improved continually to get the high efficiency. In a category of low-voltage （10–250 V） and high- frequency （10 kHz–1 MHz） operation, silicon power MOSFETs （Metal Oxide Field Effect Transistors） are widely used. For the market demand for low power loss and high efficiency, the power MOSFETs' research and development in many aspects including a device structure, a manufacturing process, and a packaging technology are performed continuously. In this study, novel structures to achieve the low-power-loss MOSFET were proposed and experimented. In addition, structure-based compact models to enable the power loss calculation were newly constructed. In chapter 1, performance requirements for the power MOSFETs were revealed, and the elements which decide the power loss in an application circuit were classified. Challenges for the low power loss in the low-voltage devices and directions for the novel structure development were described. In addition to a conduction loss improvement that comes from an on-resistance （RONA） reduction with a necessary breakdown voltage maintained, it was pointed out that the electric charge accumulated to an output capacitance, which affects to a switching loss, was significant issue particularly in high- speed switching. In the low-power-loss structure design, it was described that the construction of the capacitance model is very important as well as the RONA model. In chapter 2, in a planar gate double-diffused MOSFET （D-MOSFET） and a trench gate MOSFET （U-MOSFET）, the basic structures and the RONA components were described. The conventional RONA models were analyzed, restructured, classified, and compared with developed devices. Moreover, the device performance limit was indicated. In chapter 3, in a superjunction U-MOSFET （SJ-UMOSFET） and a field-plate U- MOSFET （FP-MOSFET） which are evolution structure of the U-MOSFET, the basic structures, the basic principles, and the RONA components were described. The conventional RONA models were analyzed, restructured, newly classified, and compared with developed devices. Moreover, the device performance limit was indicated. In chapter 4, components of the parasitic capacitances that are important to the switching loss design of the low-voltage MOSFET were clarified. For the latest slant FP- MOSFET that structure was complicated, model equations of output capacitance （Coss） and reverse transfer capacitance （Crss） were constructed based on the device structural parameters. In chapter 5, a validity of the model that derived in chapter 4 was verified. Drain voltage dependences of Coss and Crss, for 100-V-class D-MOSFET and slant FP-MOSFET, were analyzed. An accuracy of the model was identified using simulation results of TCAD （Technology Computer Aided Design）. In addition, each component for the switching loss analysis was derived from the constructed capacitance model. In chapter 6, the power loss analysis of the slant FP-MOSFET was carried out based on the models described in previous chapters, and the results were compared with the conventional device. It was revealed that the performance of the slant FP-MOSFET was superior in high-frequency use. In addition, by adopting a gate connection field-plate structure, it was found that the high efficiency is achieved in low-frequency and high- current use. In chapter 7, by utilizing the RONA models and the capacitance models of the slant FP-MOSFET, the device performance limit was pursued. As a result, it became clear that the efficiency for the high-frequency switching application can be improved by over 50% and that for the low-frequency and high-current application can be improved by over 70%. In chapter 8, as conclusion, the proposal of the novel FP-MOSFET structure, the construction of the compact model, and the possibility of the device performance improvement that is greater than 50% were described. This dissertation describes, for the low-power-loss MOSFET that is key device to prevent the CO2 emission, the construction of the device physics based compact model, which can design in short term without experiment and simulation. This indicates a guiding principle of the future low-power-loss MOSFET design by the compact model for the first time. By applying the proposed compact model, it becomes clear that the FP- MOSFET structure has an enough room for the performance improvement and this device should advance the research and development. It is expected this compact model can greatly contribute to higher efficiency power electronics. 地球規模の気候変動抑制やエネルギー問題への対応など、持続可能社会の実現に向けての取り組みが様々な分野で行われており、2050年までに二酸化炭素排出量を現状レベルの約50%まで削減する必要があると公的に言われている。この目標達成に向けた施策の中で、電気エネルギーのセクターでは、パワーエレクトロニクスの貢献による効率改善効果が大きく期待されている。パワーエレクトロニクス技術を支える基幹デバイスがパワー半導体デバイスである。パワー半導体デバイスは広範囲なシステムや機器に使用されおり、高効率化に向けてデバイス性能改善が継続的に行われている。パワー半導体デバイスの中でも低電圧（数 10V～250V）、高周波数動作（ 数 10kHz～ MHz） のカテゴリでは、パワーMOSFET（金属酸化膜電界効果トランジスタ）が広く使用されており、低損失・高効率化に向けて、デバイス構造、製造プロセス、実装技術など多方面での研究が行われている。本研究では、パワーMOSFETの低損失化を実現する新デバイス構造を提案し、試作を行うとともに、損失計算を可能とする新しいコンパクトモデルを構築した。本論文の1章では、パワーMOSFET への要求性能を明らかにし、想定する応用回路において損失を決定する要素を分類、低耐圧デバイスの低損失化に必要な課題を明らかにし、新構造開発に向けての指針を示した。また、必要な耐圧を維持しつつオン抵抗を改善する導通損失の低減に加え、スイッチング損失の中でも特に出力容量に蓄積する電荷が高速動作時の課題になることを指摘し、オン抵抗モデルだけでなく容量モデルの構築が低損失化において重要であることを示した。2章では、プレーナゲート二重拡散MOSFET（D-MOSFET）およびトレンチゲートMOSFET（U-MOSFET）の基本構造とオン抵抗の構成要素を述べ、従来のオン抵抗モデルを解析、再構成、分類するとともに試作デバイスと比較し、その限界を明らかにした。3章では、U-MOSFETの進化構造であるスーパージャンクションMOSFET（SJ-UMOSFET）とフィールドプレートMOSFET（FP-MOSFET）の基本構造と基本原理、オン抵抗の構成要素を述べ、従来のオン抵抗モデルを解析、再構成、分類するとともに試作デバイスと比較し、その限界を明らかにした。4章では、低耐圧MOSFETのスイッチング損失設計に重要な寄生容量の構成要素を明らかにし、構造が複雑な最新の傾斜FP-MOSFETについて、デバイス構造パラメータをもとにした出力容量（Coss）と帰還容量（Crss）のモデル式を構築した。5章では、4章で導出したモデルの妥当性を検証した。100VクラスのD-MOSFETと傾斜FP-MOSFETについてCoss、Crssのドレイン電圧依存性を解析し、TCAD（Technology Computer Aided Design）によるシミュレーション結果を用いてモデルの精度を確認した。また、構築した容量モデルからスイッチング損失解析のための各要素を導出した。6章では、前章のモデルをもとに傾斜FP-MOSFETの解析を行い、従来デバイスと比較した。高周波ではFP-MOSFETが優位であり、また低周波・大電流用途ではゲート接続型のFP構造を採用することで高効率化が可能であることを明らかにした。7章では、傾斜FP-MOSFET構造のオン抵抗モデルと容量モデルを活用し、性能限界を追求した。その結果、高周波スイッチング用途で50％、低周波スイッチング用途で70％の効率改善が可能であることが判明した。8章では、本論文の結論として、新しい FP-MOSFET構造の提案とコンパクトモデルの構築、さらに今後50％以上の性能向上が可能であることを述べた。本論文は、二酸化炭素排出量の抑制に対してキーデバイスとなるパワーMOSFETの低損失化に向け、試作やシミュレーション等を行うことなく短期間で設計可能なデバイス物理に基づくコンパクトモデルの構築、そしてコンパクトモデルによる今後の低損失化設計の指導原理を初めて示したものである。本提案のコンパクトモデル適用により、FP-MOSFET構造での性能改善余地が十分あること、研究・開発を推進すべきデバイスであることが明らかになり、パワーエレクトロニクスの更なる高効率化に大いに貢献できることが期待される。 | |||||||||||
| 目次 | ||||||||||||
| 内容記述タイプ | TableOfContents | |||||||||||
| 内容記述 | 1. Background and Objective||2. Development of Advanced Low Power Loss D-MOSFETs and U-MOSFETs||3. Development of Novel Charge Compensation Devices: SJ-UMOSFETs and FP- MOSFETs||4. Structure-Based Capacitance Modeling for the Latest FP-MOSFET Comparing with D-MOSFET||5. Validation of Capacitance Model by Comparing Calculated MOSFET Characteristics and TCAD Simulations||6. Power Loss Analysis for the Latest FP- MOSFETs||7. Proposal of Ultimate Structure for High Efficiency Power MOSFET||8. Conclusions | |||||||||||
| 備考 | ||||||||||||
| 内容記述タイプ | Other | |||||||||||
| 内容記述 | 九州工業大学博士学位論文 学位記番号：工博甲第477号 学位授与年月日：令和元年9月20日 | |||||||||||
| キーワード | ||||||||||||
| 主題Scheme | Other | |||||||||||
| 主題 | Field-plate MOSFET | |||||||||||
| キーワード | ||||||||||||
| 主題Scheme | Other | |||||||||||
| 主題 | On-resistance model | |||||||||||
| キーワード | ||||||||||||
| 主題Scheme | Other | |||||||||||
| 主題 | Capacitance model | |||||||||||
| キーワード | ||||||||||||
| 主題Scheme | Other | |||||||||||
| 主題 | TCAD simulation | |||||||||||
| キーワード | ||||||||||||
| 主題Scheme | Other | |||||||||||
| 主題 | Power loss | |||||||||||
| キーワード | ||||||||||||
| 主題Scheme | Other | |||||||||||
| 主題 | Ultimate structure | |||||||||||
| アドバイザー | ||||||||||||
| 松本, 聡 | ||||||||||||
| 学位授与番号 | ||||||||||||
| 学位授与番号 | 甲第477号 | |||||||||||
| 学位名 | ||||||||||||
| 学位名 | 博士（工学） | |||||||||||
| 学位授与年月日 | ||||||||||||
| 学位授与年月日 | 2019-09-20 | |||||||||||
| 学位授与機関 | ||||||||||||
| 学位授与機関識別子Scheme | kakenhi | |||||||||||
| 学位授与機関識別子 | 17104 | |||||||||||
| 学位授与機関名 | 九州工業大学 | |||||||||||
| 学位授与年度 | ||||||||||||
| 内容記述タイプ | Other | |||||||||||
| 内容記述 | 令和元年度 | |||||||||||
| 出版タイプ | ||||||||||||
| 出版タイプ | VoR | |||||||||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||||||||
| アクセス権 | ||||||||||||
| アクセス権 | open access | |||||||||||
| アクセス権URI | http://purl.org/coar/access_right/c_abf2 | |||||||||||
| ID登録 | ||||||||||||
| ID登録 | 10.18997/00007860 | |||||||||||
| ID登録タイプ | JaLC | |||||||||||
