ログイン
Language:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 学術雑誌論文
  2. 5 技術(工学)

A VLSI Convolutional Neural Network for Image Recognition Using Merged/Mixed Analog-Digital Architecture

http://hdl.handle.net/10228/570
http://hdl.handle.net/10228/570
94a7adf2-ba0d-4223-8bf7-74bc658ce0b8
名前 / ファイル ライセンス アクション
kore04-jif-draft.pdf kore04-jif-draft.pdf (874.8 kB)
アイテムタイプ 学術雑誌論文 = Journal Article(1)
公開日 2007-12-26
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_6501
資源タイプ journal article
タイトル
タイトル A VLSI Convolutional Neural Network for Image Recognition Using Merged/Mixed Analog-Digital Architecture
言語 en
言語
言語 eng
著者 Korekado, Keisuke

× Korekado, Keisuke

WEKO 1625

en Korekado, Keisuke

Search repository
森江, 隆

× 森江, 隆

WEKO 1615
e-Rad 20294530
Scopus著者ID 7005143434
九工大研究者情報 339

en Morie, Takashi

ja 森江, 隆

ja-Kana モリエ, タカシ


Search repository
Nomura, Osamu

× Nomura, Osamu

WEKO 1627

en Nomura, Osamu

Search repository
Ando, Hiroshi

× Ando, Hiroshi

WEKO 1628

en Ando, Hiroshi

Search repository
Nakano, Teppei

× Nakano, Teppei

WEKO 1629

en Nakano, Teppei

Search repository
Matsugu, Masakazu

× Matsugu, Masakazu

WEKO 1630

en Matsugu, Masakazu

Search repository
Iwata, Atsushi

× Iwata, Atsushi

WEKO 1631

en Iwata, Atsushi

Search repository
抄録
内容記述タイプ Abstract
内容記述 Hierarchical convolutional neural networks represent a well-known robust image-recognition model. In order to apply this model to robot vision or various intelligent vision systems, its VLSI implementation with high performance and low power consumption is required. This paper proposes a VLSI convolutional network architecture using a hybrid approach composed of pulse-width modulation (PWM) and digital circuits. We call this approach merged/mixed analog-digital architecture. The VLSI chip includes PWM neuron circuits, PWM/digital converters, digital adder-subtracters, and digital memory. We have designed and fabricated a VLSI chip by using a 0.35 μm CMOS process. The VLSI chip can perform 6-bit precision convolution calculations for an image of 100 × 100 pixels with a receptive field area of up to 20 × 20 pixels within 5 ms, which means a performance of 2 GOPS. Power consumption of PWM neuron circuits was measured to be 20 mW. We have verified successful operations using a fabricated VLSI chip.
言語 en
書誌情報 en : Journal of Intelligent and Fuzzy Systems

巻 15, 号 3-4, p. 173-179, 発行日 2004
出版社
出版者 IOS Press
言語 en
URI
識別子タイプ URI
関連識別子 https://content.iospress.com/articles/journal-of-intelligent-and-fuzzy-systems/ifs00238
ISSN
収録物識別子タイプ PISSN
収録物識別子 1064-1246
ISSN
収録物識別子タイプ EISSN
収録物識別子 1875-8967
著作権関連情報
権利情報 Copyright © IOS Press
出版タイプ
出版タイプ AM
出版タイプResource http://purl.org/coar/version/c_ab4af688f83e57aa
査読の有無
値 yes
戻る
0
views
See details
Views

Versions

Ver.1 2023-05-15 13:46:06.920066
Show All versions

Share

Share
tweet

Cite as

Other

print

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR 2.0
  • OAI-PMH JPCOAR 1.0
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX
  • ZIP

コミュニティ

確認

確認

確認


Powered by WEKO3


Powered by WEKO3