ログイン
Language:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 学術雑誌論文
  2. 5 技術(工学)

A CMOS Spiking Neural Network Circuit with Symmetric/Asymmetric STDP Function

http://hdl.handle.net/10228/4545
http://hdl.handle.net/10228/4545
7522c410-e43a-4328-9584-6022c35a6689
名前 / ファイル ライセンス アクション
CMOS09-ieice.pdf CMOS09-ieice.pdf (919.2 kB)
アイテムタイプ 学術雑誌論文 = Journal Article(1)
公開日 2010-02-05
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_6501
資源タイプ journal article
タイトル
タイトル A CMOS Spiking Neural Network Circuit with Symmetric/Asymmetric STDP Function
言語 en
言語
言語 eng
著者 Tanaka, Hideki

× Tanaka, Hideki

WEKO 13692

en Tanaka, Hideki

Search repository
森江, 隆

× 森江, 隆

WEKO 1615
e-Rad 20294530
Scopus著者ID 7005143434
九工大研究者情報 339

en Morie, Takashi

ja 森江, 隆

ja-Kana モリエ, タカシ


Search repository
Aihara, Kazuyuki

× Aihara, Kazuyuki

WEKO 13694

en Aihara, Kazuyuki

Search repository
抄録
内容記述タイプ Abstract
内容記述 In this paper, we propose an analog CMOS circuit which achieves spiking neural networks with spike-timing dependent synaptic plasticity (STDP). In particular, we propose a STDP circuit with symmetric function for the first time, and also we demonstrate associative memory operation in a Hopfield-type feedback network with STDP learning. In our spiking neuron model, analog information expressing processing results is given by the relative timing of spike firing events. It is well known that a biological neuron changes its synaptic weights by STDP, which provides learning rules depending on relative timing between asynchronous spikes. Therefore, STDP can be used for spiking neural systems with learning function. The measurement results of fabricated chips using TSMC 0.25 µm CMOS process technology demonstrate that our spiking neuron circuit can construct feedback networks and update synaptic weights based on relative timing between asynchronous spikes by a symmetric or an asymmetric STDP circuits.
言語 en
書誌情報 en : IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

巻 E92-A, 号 7, p. 1690-1698, 発行日 2009-07-01
出版社
出版者 電子情報通信学会
言語 ja
DOI
関連タイプ isIdenticalTo
識別子タイプ DOI
関連識別子 https://doi.org/10.1587/transfun.E92.A.1690
NCID
収録物識別子タイプ NCID
収録物識別子 AA10826261
ISSN
収録物識別子タイプ PISSN
収録物識別子 0916-8516
ISSN
収録物識別子タイプ EISSN
収録物識別子 1745-1345
著作権関連情報
権利情報 Copyright (c) 2009 The Institute of Electronics, Information and Communication Engineers
キーワード
主題Scheme Other
主題 spiking neuron model
キーワード
主題Scheme Other
主題 associative memory
キーワード
主題Scheme Other
主題 spike-timing dependent synaptic plasticity (STDP)
キーワード
主題Scheme Other
主題 LSI implementation
出版タイプ
出版タイプ VoR
出版タイプResource http://purl.org/coar/version/c_970fb48d4fbd8a85
査読の有無
値 yes
業績ID
値 97587155B018799249257688003A5ACA
戻る
0
views
See details
Views

Versions

Ver.1 2023-05-15 13:11:40.804147
Show All versions

Share

Share
tweet

Cite as

Other

print

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR 2.0
  • OAI-PMH JPCOAR 1.0
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX
  • ZIP

コミュニティ

確認

確認

確認


Powered by WEKO3


Powered by WEKO3