ログイン
Language:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 学術雑誌論文
  2. 5 技術(工学)

Peak minimisation based gate delay compensation for active current balancing of parallel IGBT system

http://hdl.handle.net/10228/00008476
http://hdl.handle.net/10228/00008476
fc59af71-a148-42eb-b422-b015053e0e8d
名前 / ファイル ライセンス アクション
nperc136.pdf nperc136.pdf (775.5 kB)
アイテムタイプ 学術雑誌論文 = Journal Article(1)
公開日 2021-09-24
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_6501
資源タイプ journal article
タイトル
タイトル Peak minimisation based gate delay compensation for active current balancing of parallel IGBT system
言語 en
言語
言語 eng
著者 Tripathi, Ravi Nath

× Tripathi, Ravi Nath

WEKO 31392

en Tripathi, Ravi Nath

Search repository
Tsukuda, Masanori

× Tsukuda, Masanori

WEKO 31393

en Tsukuda, Masanori

Search repository
大村, 一郎

× 大村, 一郎

WEKO 16176
e-Rad_Researcher 10510670
Scopus著者ID 7003814580
九工大研究者情報 69

en Omura, Ichiro

ja 大村, 一郎

ja-Kana オオムラ, イチロウ


Search repository
抄録
内容記述タイプ Abstract
内容記述 The non-uniform current sharing among the paralleled devices is consequential due to non-identical layout and alteration in parameters of the system consists of power semiconductor devices and gate drivers. The persistent non-uniform current among the paralleled devices arise the various concerns such as de-rating, uneven losses, and heat consequently can lead to reliability and failure issues of the system. This paper presents a simple yet intelligent and effective automatic control for gate delay compensation to achieve active current balancing through current peak minimisation. The current peak minimisation control approach can serve the purpose of minimising system de-rating as well as obtaining nearly uniform dynamic current sharing. The four parallel connected discrete IGBT system is used for experimental validation under unbalanced operating condition. Moreover, the current peak minimization trend evaluation is introduced for gate delay compensation.
言語 en
書誌情報 Microelectronics Reliability

巻 100-101, p. 113426-1-113426-5, 発行日 2019-09-23
出版社
出版者 Elsevier
DOI
関連タイプ isVersionOf
識別子タイプ DOI
関連識別子 https://doi.org/10.1016/j.microrel.2019.113426
日本十進分類法
主題Scheme NDC
主題 549
ISSN
収録物識別子タイプ PISSN
収録物識別子 0026-2714
ISSN
収録物識別子タイプ EISSN
収録物識別子 1872-941X
著作権関連情報
権利情報 Copyright (c) 2019 Elsevier Ltd. All rights reserved.
出版タイプ
出版タイプ AM
出版タイプResource http://purl.org/coar/version/c_ab4af688f83e57aa
査読の有無
値 yes
連携ID
値 8019
戻る
0
views
See details
Views

Versions

Ver.1 2023-05-15 13:15:39.089767
Show All versions

Share

Share
tweet

Cite as

Other

print

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR 2.0
  • OAI-PMH JPCOAR 1.0
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX
  • ZIP

コミュニティ

確認

確認

確認


Powered by WEKO3


Powered by WEKO3